SU374658A1 - LOGICAL COMPREHENSIVE MEMORABLE L'rifc: IG DEVICE. ™ — ———- - Google Patents

Description

1one

Изобретение относитс  к вычислительной техни се и может быть использовано дл  хранени  и переработки дискретной информации.The invention relates to computing technology and can be used to store and process discrete information.

Известно логическое полноточное запоминающее устройство, содерл ащее накопитель с числовыми линейками с элементами пам ти на двух сердечниках с пр моугольной петлей гистеризиса (ППГ), прошитых адресными шинами записи и считывани  и разр дными шинами записи, считывани  и чтени , регистр слова, регистр признака обращени , адресные вентили, адресные формирователи. Операции выполн ютс  между операндами, один из которых находитс  в регистре слова, а другой - в выбранной числовой линейке. В таком запоминающем устройстве (ЗУ) можно функционально выполнить полный набор логических операций с получением результата в числовой линейке или на шинах чтени . Однако известное устройство характеризуетс  сложностью схемы и большим количеством дополнительного оборудовани  особенно в разр дных цеп х, что снижает его информационную надежность и повышает стоимость.A full-logical logical storage device is known, containing a drive with numerical lines with memory elements on two cores with a hysteresis loop (CGD) stitched by address write and read buses and bit write, read and read buses, word register, address sign register , address valves, address formers. Operations are performed between operands, one of which is in the word register and the other in the selected numeric bar. In such a storage device (memory), you can functionally perform a complete set of logical operations with obtaining the result in a numerical scale or on read buses. However, the known device is characterized by the complexity of the circuit and a large number of additional equipment, especially in bit chains, which reduces its information reliability and increases its cost.

Цель изобретени  - упрощение и повышение надежности работы устройства.The purpose of the invention is to simplify and improve the reliability of the device.

Дл  этого предлагаемое устройство содержит генераторы тока запрета, тока пр моугольной формы и тока пилообразной For this, the proposed device comprises inhibition current generators, rectangular-shaped current and sawtooth current.

формы, управл ющие вентили, разр дные элементы задержки и вентили единичного и нулевого входов, причем выходы генераторов тока занрета, тока пр моугольной формы и тока пилообразной формы через управл ющие вентили соединены с соответствующими входами разр дных вентилей, выходы усилителей чтени  соединены со входами разр дных элементов задержки, выходы которых через вентили нулевого и единичного входов подключены к соответствующим входам триггеров регистра слова.control valves, discharge delay elements and single and zero input valves, the outputs of the current generator are closed, the square-shaped current and the current of the saw-like form are connected to the corresponding inputs of the discharge valves through the control valves, and the outputs of the reading amplifiers are connected to the inputs of the discharge The same delay elements, the outputs of which are connected to the corresponding inputs of the trigger register of the word register via the zero and single input gates.

В таком ЗУ выполн ютс  14 логических операций, включа  операции равнозначности и неравнозначности. За один обращени  к ЗУ реализуютс  три опе(рации. Результат одной операции получаетс  в выбранной числовой линейке, результат второй операции снимаетс  с выходов усилителей чтени  i первом такте обращен 1  и результат третьей операции снимаетс  с выходов усилителей чтени  во втором такте обращени  к ЗУ.In such a memory, 14 logical operations are performed, including operations of equivalence and non-equivalence. Three operations are implemented in one access to the memory. The result of one operation is obtained in the selected numerical range, the result of the second operation is removed from the outputs of the reading amplifiers and the first clock is turned 1 and the result of the third operation is removed from the outputs of the reading amplifiers in the second clock of memory access.

На фиг. 1 изображена принципиальна  схема предлагаемого устройства; на фиг. 2 - схема отдельного элемента пам ти и временна  диаграмма его работы; на фиг. 3 - таблица реализуемых функций.FIG. 1 is a schematic diagram of the proposed device; in fig. 2 is a diagram of a separate memory element and a time diagram of its operation; in fig. 3 - table of implemented functions.

Устройство содержит накопитель / с числовыми линейками 2 на элементах пам ти 3, в состав которых вход т сердечники 4 и 5,The device contains a drive / with numerical lines 2 on the memory elements 3, which include the cores 4 and 5,

объединенные витками 6 св зи, адресные шины 7 считывани , разр 71,ные шины 8 записи, разр дные шины 9 чтени , усилители 10 чтени , выходные вектнли 11, выходные клеммы 12, разр дные элементы 13 задержки, вентили 14 единичного входа, вентили 15 нулевого входа, триггеры 16 регистра 17 слова, разр дные вентили 18, разр дные элементы 19 «ИЛИ, разр дные формирователи 20 тока записи, управл юш,ие вентили 21 обратного кода, управл юш,ие вентили 22 нр мого кода, генератор 23 тока заирета, генератор 24 тока пр моугольной формы, генератор 25 тока пилообразной формы, формирователь 26 тока считывани , триггеры 27 регистра 28 признаков обращени  с входными шинами 29, шину 30 сброса, адресные формирователи 31, входные клеммы 32, шину 53 разрешенн  пр мого кода, шнну 34 .разрешени  обратного кода, шины 35-40 управлени .interconnected communications 6, addressable read buses 7, bit 71, write write buses 8, read bit buses 9, read amplifiers 10, output vectors 11, output terminals 12, delay delay elements 13, single input gates 14, valves 15 zero input, triggers 16 registers 17 words, bit gates 18, bit elements 19 "OR, bit write current drivers 20, control yush, return code gates 21, control yush, 22 g dvd code, current generator 23 Zairet, generator 24 current rectangular shape, generator 25 current sawtooth form, forms The read current sensor 26, the trigger 27 of the register 28 of the circulation characteristics of the input buses 29, the reset bus 30, the address drivers 31, the input terminals 32, the permitted direct code bus 53, the return code 34, the control bus 35-40.

Устройство работает следующим образом.The device works as follows.

В исходиом состо нии все сердечники 4 установлены в сост ние «О, а в сердечниках 5 хранитс  код операнда у. Второй операнд наход; тс в регистре слова. На фиг. 26 приведена временна  диаграмма работы рассматриваемой ферритовой пары. Обращение к ЗУ осуществл етс  в два такта. В первом такте Т импульс тока I, в соответствии с адресом поступает в шину 7 считывани  одной из числовых линеек 2 и одновременно в шину записи. При определенных логических операци х в зависимости от кода операнда X поступает импульс тока запрета /зп , преп тствующий перемагпнчиванию сердечников ферритовой пары. При отсутствии тока запрета /зп сердечник 4 иеремагиичиваетс  в состо ние «1, а сердечник 5 током в витке 6 св зи устанавливаетс  в положение «О, в шинах 9 чтени  навод тс  выходные сигналы . Во нтором такте Т, в шину 8 записи в зависимости от кода слова х и выполн емой логической операции поступает импульс тока пр моугольной 1 или пилообразной /о формы. При этом, если в первом такте в сердечник-# была запнсаиа «1 (ток запрета /з. отсутствовал), а во втором такте в шине 8 записи протекает ток /ьто ссрдечиик4перемагничиваетс  в состо ние «О, а сердечиик 5 - в состо ние «1. Если во втором такте в шине 8 записи протекает ток /о, то сердечник 4 медленно перемагнпчпваетс  в «О, а состо  1ие сердечиика 5 ие мен етс .In the outgoing state, all the cores 4 are set to "O, and in the cores 5 the operand code is stored. The second operand is found; mc in the word register. FIG. 26 shows a timing diagram of the operation of the ferrite pair under consideration. The memory is accessed in two cycles. In the first cycle T, the current pulse I, in accordance with the address, enters the bus 7 of reading one of the numerical lines 2 and simultaneously into the write bus. At certain logical operations, depending on the operand code X, a barring current pulse / 3p is inhibited, preventing the peremagnetizing of the cores of the ferrite pair. In the absence of the inhibit current / sz, the core 4 is jimmed to the state "1", and the core 5 is set to the position "O" in the communication coil 6, the output signals are induced in the tires 9. In the cycle of time T, a current pulse of rectangular 1 or sawtooth / o shape is fed to the write bus 8, depending on the code of the word x and the logical operation being performed. In this case, if in the first clock cycle the core- # was filled with "1 (the inhibit current / s. Was absent), and in the second clock cycle in the recording bus 8 the current flows and this changes to the state" O, and the core 5 - to the state "one. If a current / o flows in the second cycle in the write bus 8, the core 4 is slowly re-magnetized to “O, and the state of the core 5 does not change.

В исходном состо нии в регистре 17 слова хранитс  входное слово к (л ,,..., х-, ,..., х), а в каждой числовой линейке 2 накопител  1 некоторое слово у (у,,..., У;,..., У), где х,- - i-ый разр д входного слова, хран щийс  в i-OM триггере/5 регистра 7 слова; у,- i-ый разр д слова, хран щийс  в сердечнике .З числовой линейки 2; п - количество разр дов .In the initial state, in the register 17 words, the input word k is stored (l ,, ..., x-, ..., x), and in each numerical line 2 drive 1, some word y (y, ..., Y;, ..., Y), where x, - is the i-th digit of the input word, stored in the i-OM trigger / 5 register of 7 words; y, is the i-th bit of a word stored in the core. 3 of the numerical rule 2; n is the number of bits.

Триггер 27 регистра 28 признаков обращени  той числовой линейки 2, в которой должна выполн тьс  логическа  операци , устаиовлен в состо ние «1.The trigger 27 of the register 28 of the characteristics of that numeric ruler 2, in which the logical operation is to be performed, is set to state "1.

Логические операции над словами  вл ютс  поразр дными операци ми, поэтому достаточно рассмотреть реализацию логической операции в одном разр дном сечении. Через K - 1 обозначают разр дные сигналы возбуждени , получаемые с пр мых выходов триггеров 16, наход щихс  в состо нии «1, а через х - разр дные сигналы возбуждени , получаемые с инверсных выходов триггеров 16, наход щихс  в состо }1ии «О. Через Pi обозначают переключательную функцию , реализуемую в г-ом заноминающем сердечнике 5 выбранной числовой линейки 2, значение которой соответствует состо ни м этого сердечника после воздействи  на пам ти 3 разр дного сигнала л;,- или Xi, при условии, что исходное состо ние сердечника 5 соответствовало значению у/-. Через л обозначают переключательную функцию , реализуемую г-ным запоминающим сердечником 5 выбранной числовой линейки 2, значение которой получаетс  на щине 9 чтени , пронизывающей данный сердечник 5, в первом такте обращени  TI в момент воздействи  на этот сердечник с исходным состо н1-1ем У/ или У,- разр дного сигнала Х; или Xi, причем единичному зиачеиию «Уд соответствует наличие импульсиого сигнала на шине 9 чтени , а нулевому - его отсутствие . Через (7/2 обозначают переключательную функцию, реализуемую i-ным сердечником 5 выбранной числовой линейки 2, значение которой получаетс  па шине 9 чтени , пронизывающей даииый сердечник 5 во втором такте обращени  Т2 в момент воздействи  на элемеит 5 пам ти тока пр моугольной /1 или пилообразиой формы /о.Logical operations on words are bitwise operations; therefore, it suffices to consider the implementation of a logic operation in one bit section. K - 1 denotes the excitation bit signals received from the direct outputs of the flip-flops 16, which are in the state "1", and through x - the bit excitation signals, received from the inverse outputs of the flip-flops 16, which are in the state O . Pi denotes a switching function realized in the rth zonomoduyu core 5 of the selected numerical ruler 2, the value of which corresponds to the states of this core after the memory 3 has been applied to the discharge signal l;, - or Xi, provided that the initial state core 5 corresponded to the value of / -. Through l denote the switching function realized by the g-storing core 5 of the selected numerical ruler 2, the value of which is obtained on the reading bar 9, penetrating the core 5, in the first step of TI at the moment of influence on the core with the initial state n1-1em Y / or Y, - bit signal X; or Xi, moreover, the unit Udt corresponds to the presence of a pulse signal on the read bus 9, and to zero, its absence. The (7/2) designation of the switching function realized by the i-th core 5 of the selected numerical ruler 2, the value of which is obtained on the read bus 9, penetrating this core 5 in the second clock cycle T2 at the moment of affecting the 5 current memory memory element 1/1 or sawtooth form / o.

Выиолиенпе некоторой логической операции иад входным словом и словом, хран щимс  в выбранной числовой линейке, происходит при подаче сигналов }азрещени  иа И1ПНЫ 35-40 управлени  (см. фиг. 3). Логические операцпи и времеииые диаграммы токсп в рабочих элемента 3 прп выполиенпп этих операций приведены иа фиг. 3.Some logical operation of the input word and the word stored in the selected numeric bar occurs when the control signals are sent and the control is turned 35-40 (see Fig. 3). The logical operations and time diagrams of the toxp in the working element 3 of the program of these operations are shown in fig. 3

В качестве примера рассмотрим выполнение логическпх операцпи неравнозначност Р,- X; г- У; ; коиъюнкцпп qi, x,Ay,. и запрета ,. Прп выполкенип дапных операцпи в первом такте обращени  TI в шины 35, 38 и 40 управлени  выдаютс  сигналы разрешени . Одновременно запускаетс  формирователь 26 тока считывании и генератор 23 тока запрета. Прп этом возбуждаетс  адресный формирователь 31 той числовой лпнейки 2, триггер 27 иризнака обращени  которой находитс  в состо нии «1, а импульс с генератора 23 через управл ющий вентиль 2J по шине 34 разрешени  обратного кода поступает па входы разр дных вентилей 18, вторые входы которых подключены к нулевым выходным шинам триггеров 16 регистраAs an example, let us consider the implementation of the logical operation of the inequality P, - X; Mr. Y; ; koiüncktspp qi, x, Ay ,. and ban,. In the first cycle of TI access to the control buses 35, 38 and 40, permission signals are issued. At the same time, the read current driver 26 and the inhibitor current generator 23 are started. This excites the address shaper 31 of that numeric 2, the trigger 27 and the access sign of which is in the state "1, and the pulse from the generator 23 through the control valve 2J enters the inputs of the discharge valves 18, the second inputs of which connected to zero output triggers tires 16 register

17 слова. Импульсы тока запрета с разр дных вентилей 18 через элемент 19 «ИЛИ поступают на запуск разр дных формирователей 20, которые при х - выдают в соответствующие шины 8 записи ток запрета /зп , преп тствующий перемагничиванию сердечкиков 4 и 5 элемента пам ти сЗ под действием тока /сч в щине 7 считывани .17 words. The inhibition current pulses from the discharge valves 18 through the element 19 "OR arrive at the start of the discharge drivers 20, which, for x, issue into the corresponding bus 8 records the inhibit current / 3p preventing the magnetic memory reversal of the memory elements 4 and 5 under the action of current / m in the schein 7 readings.

При KI 1 ток в шине 8 записи отсутствует , и соответствующие сердечники 4 в выбранной числовой линейке 2 током /сч по шине With KI 1, there is no current in bus 8, and the corresponding cores 4 in the selected numerical scale 2 with current / center bus

7считывани  устанавливаютс  в состо ни  «1, а сердечники 5 в этих элементах пам ти 3 током и внтке св зи - в положение «О. Выходные сигналы с шин 9 чтени , соответствующие выполнению в данном разр де елова логической операции конъюнкции q/, - , поступают на вход усилителей 10 чтени , где усиливаютс  и выдаютс  на вход выходных вентилей 11 и на разр дные элементы задержки 13. С выходных клемм 12 снимаетс  результат логической операции КОНЪЮНКЦИИ 9;i X;Ay;. С И гн а Л ы С э Л ементоз задержки 13, задержанные на длительность импульса тока считывани  /сч , через вентилиThe readings are set to the state "1, and the cores 5 in these memory elements 3 by the current and the communication link are set to the position O. The output signals from the read buses 9, corresponding to the logic of the conjunction q /, - performed in this bit, are fed to the input of the reading amplifiers 10, where they are amplified and output to the input of the output valves 11 and to the discharge delay elements 13. From the output terminals 12 the result of the logical operation of CONCLUSION 9; i X; Ay ;. C A and L C S e L ementoz delays 13, delayed for the duration of the current read pulse / ph, through the gates

15поступают на нулевые входы триггеров 15 enter the zero inputs of the triggers

16регистра 17 слова, устанавлива  или подтвержда  их нулевое состо ние.16register 17 words, establishing or confirming their zero state.

Во втором такте обращени  Т2 снимаетс  сигнал разрешени  с шин 35 и 38 управлени  и подаютс  соответствующие сигналы разрешени  в щины 39 и 40 управлени . Одновременно срабатывают генератор 24 тока пр моугольной формы /1 и генератор 25 тока пилообразной формы /о, выходы которых через управл ющие вентили 22 подсоедин ютс  на входы разр дных вентилей 18. При этом, если в данном разр де триггер 16 находитс  в состо нии «1, т.е. Jc/ 1,то соответствующий формирователь 20 выдает в щинуIn the second cycle T2, the enable signal is removed from the control buses 35 and 38 and the corresponding enable signals are sent to the control wheels 39 and 40. At the same time, a square-shaped current generator 24/1 and a sawtooth-shaped current generator 25 are actuated, the outputs of which are connected through the control valves 22 to the inputs of the discharge valves 18. At the same time, if this discharge trigger 16 is in the state 1, i.e. Jc / 1, then the corresponding driver 20 issues to the bar

8записи ток пр моугольной формы /ь устаиавливающий в выбранном элементе 3 пам ти сердечник 4 в состо иие «О, а сердечник8 records of rectangular current / s in the selected memory element 3, core 4 in state “O, and core

5 - в если же триггер 16 находитс  в состо нии «О (т. е. х,. 1), то соответствующий формирователь 20 выдает в шину 8 записи ток пилообразной формы /о, перемагничивающий сердечник 4 выбранного элемента 3 пам ти в состо иие «О без изменени  состо ни  сердечника 5. На щинах 9 чтени  навод тс  сигналы, соответствующие выполнению операции запрета q/ - ,-Ду;, которые усиливаютс  усилителем 10 и через выходные вентили 11 поступают на выходные клеммы 12. После окончани  цикла обращени  в выбранной числовой линейке 2 хранитс  результат операции неравнозначности p/ .. Аналогично выполн ютс  все другие логические операции, приведенные на фиг. 3. Из таблицы видно, что в описываемом логическом полноточном ЗУ за одно обращение возможно выполнение логических операций конъюнкции Pi ,--,; запрета р,. -,-Лу;, запрета р,- у,, дизьюнкции Р,- - , импликации /5,. ,,., неравнозначности А; - у,, равнозначности р,-А-,. - у,., стрелки Пирса Pi - Xfly, константы «О, константы «1, переменной Р; л;,-, инверст р, переменной р-.-у-,, инверсии р,- у,- с получением результата в выбранной числовой линейке . Кроме того, одновременно с выходных клемм 12 снимаютс  результаты операций конъюнкции 9/1 ); запрета ; у.Д.х., переменной , дизьюнкции (, . импликации 9/., .V; запрета 9,.д:;Ауг, запрета (,X;, стрелки Пирса /з- .Х;|у;, констант «1, «О, переменной ,5 - if trigger 16 is in the "O (i.e. x, 1)" state, then the corresponding shaper 20 sends a sawtooth current / o to the writing bus 8 of the recording, the remagnetizing core 4 of the selected memory element 3 is "O without a change in the state of the core 5. In readings 9, signals are induced that correspond to the execution of the prohibition q / -, -Du ;, which are amplified by the amplifier 10 and are output through the output valves 11 to the output terminals 12. After the conversion cycle ends in line 2 stores the result of the operation unequal and p / .. are performed similarly all other logical operations shown in FIGS. 3. From the table it can be seen that in the described logical full-threaded memory in one call it is possible to perform logical conjunction operations Pi, - ,; ban p ,. -, - Lu ;, prohibition p, - y,, disjunction of P, - -, implications / 5 ,. ,,., non-equivalence A; - y, the equivalence of p, -A- ,. - y,., Pierce arrows Pi - Xfly, constants “O, constants“ 1, variable P; l;, -, inverted p, variable p -.- y-, inversion p, - y, - with getting the result in the selected numerical line. In addition, simultaneously with the output terminals 12, the results of operations of the conjunction 9/1 are removed; a ban; UD, variable, disyunctions (,. implications 9 /., .V; prohibition 9, .d:; Aug, prohibition (, X ;, Pierce arrows / h.X; | y; constants " 1, "Oh, variable,

инверсии PI х.; .PI x inversion; .

Операции импликации р; У,,, и штрих Шеффера ,. с получением результата в числовой линейке выполн ютс  за два обращени  к ЗУ.Implication operations p; Y ,,, and Sheffer's stroke,. with the result in the numeric bar, two calls are made to the charger.

Предмет изобретени Subject invention

Логическое полноточное запоминающее устройство, содер кащее накопитель с числовыми линейками с элементами пам ти на двух сердечниках с пр моугольной петлей гистерезиса , прошитных адресными шинами считывани  и разр дными шинами записи и чтени , соединенными соответственно с адресными н разр дными формировател ми считывани  и записи, регистр признаков обращени , регистр слова, разр дные вентили, разр дные элементы «ИЛИ и усилители чтени , подключенные через выходные вентили к выходным клеммам устройства, отличающеес  тем, что, с целью упрощени  и повышени  надежности работы устройства, оно содержит генераторы тока запрета, тока пр моугольной формы и тока пилообразной формы , управл ющие вентили, разр дные элементы задержки и вентили единичного и нулевого входов, причем выходы генераторов тока запрета, тока пр моугольной формы и тока пилообразной формы через управл ющие вентили соединены с соответствующими входами разр дных вентилей; выходы усилителей чтени  соединены со входами разр дных элементов задержки, выходы которых через вентили нулевого и единичного входов подключены к соответствующим входам триггеров регистра слова.A logical full-threaded memory device containing a drive with numerical lines with memory elements on two cores with a hysteresis loop, stitched with readable address and write and read bit buses, respectively, connected to address and bitformers read and write, register signs of circulation, register words, bit valves, bit elements "OR and reading amplifiers connected through the output valves to the output terminals of the device, characterized in that It simplifies and improves the reliability of the device, it contains prohibition current generators, rectangular current and sawtooth current, control gates, delay delay elements and unit and zero input gates, with prohibition current generators, rectangular current and current The sawtooth forms are connected through control valves to the corresponding inputs of the discharge valves; the outputs of the reading amplifiers are connected to the inputs of the bit delay elements, the outputs of which are connected via the zero and single input gates to the corresponding inputs of the word register triggers.

рф rf

НЙ-НNY-N

S ifS if

-rv-rv

Шина считыбани Tire counting

с;with;

f3f3

иг.Зig.Z