SU364941A1 - Устройство для вычисления модуля вектора - Google Patents
Устройство для вычисления модуля вектораInfo
- Publication number
- SU364941A1 SU364941A1 SU1691343A SU1691343A SU364941A1 SU 364941 A1 SU364941 A1 SU 364941A1 SU 1691343 A SU1691343 A SU 1691343A SU 1691343 A SU1691343 A SU 1691343A SU 364941 A1 SU364941 A1 SU 364941A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- vector module
- memory
- calculating vector
- converter
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области счетно-решающих устройств и вычислительной техники и может быть использовано в электронных аналоговых вычислител х общего и специального назначени дл моделировани зависимости тииа
Z УХ + у.
Задача определеии элементов пр моугольного треугольника решалась в различных электроннь1х и электромеханических счетно-решающих аналоговых вычислител х с Помощью схем, содержащих след щие системы с линейными и синусно-косинусными нотенциометрами или синусно-косинусными трансформаторы , а также чисто электронные схемы с квадратирующими узлами.
Однако эти устройства сложны из-за ирименени в них ирецизионных электронных и электромеханических узлов.
Цель изобретени - упрощение устройства дл решени пр моугольных треугольников, снижение его веса и габаритов.
Эта цель достигаетс за счет многократного использовани одного квадратирующего функционального преобразовател , подключенного к трем одинаковым блокам пам ти.
Схема устройства приведена на чертеже.
Устройство содержит три одинаковых блока пам ти /-3, квадратирующий функциоиальный преобразователь 4 и суммирующий операционный усилитель 5. Каждый блок пам ти состоит из схемы сравнени 6, клапана 7 и модул пам ти 8.
Линейный вход преобразовател 4 подключен к одно.му входу схемы сравнени 6 блоков пам ти / и 2 и к клапану 7 блока палшти 3. К линейному входу преобразовател 4 подключено также опорное напр жение переменного тока. Квадратичный выход преобразовател 4 подключен к клапану 7 блоков пам ти 1 и 2 и К одному входу схемы сравнени 6 блока пам ти 3. Вторые входы схем сравнени 6 блоков пам ти / и 2 подключены соответственно к источникам напр жени посто нного тока Ux, UY, вл ющихс аналогами катетов X, Y, решаемого пр моугольного треугольника . Модули пам ти 8 блоков пам ти / и 2 подключены ко входам усилител 5, выход которого соединен со вторым входом схемы сравнени 6 блока пам ти 3.
Выходное напр женне снимаетс с модул пам ти 8 блока пам ти 3.
Напр жение U на линейном входе преобразовател 4 измен етс в пределах от + )макс до - макс. Величины А и К в пределах изменейи .
При совпадении мгновенных значений gi и g2 пере.менного напр жени U с величинами (7л- и UY схемы сравнени 6 воздействуют на
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1691343A SU364941A1 (ru) | 1971-08-30 | 1971-08-30 | Устройство для вычисления модуля вектора |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1691343A SU364941A1 (ru) | 1971-08-30 | 1971-08-30 | Устройство для вычисления модуля вектора |
Publications (1)
Publication Number | Publication Date |
---|---|
SU364941A1 true SU364941A1 (ru) | 1972-12-28 |
Family
ID=20486092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1691343A SU364941A1 (ru) | 1971-08-30 | 1971-08-30 | Устройство для вычисления модуля вектора |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU364941A1 (ru) |
-
1971
- 1971-08-30 SU SU1691343A patent/SU364941A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE8303619L (sv) | Anordning for kapacitiv metning av rorelse | |
SE8105806L (sv) | Forfarande och anordning for kompensation av storlikspenningar i elektrodkretsen vid magnetisk-induktiv genomstromningsmetning | |
SU364941A1 (ru) | Устройство для вычисления модуля вектора | |
US4157494A (en) | Controlled multidigit resistance box | |
US3557348A (en) | Digital arithmetic system for computation of square roots and squares employing a rate multiplier | |
Haldane | The addition of random vectors | |
US3305674A (en) | Device for determining an angle from a set of orthogonal components | |
SU608170A1 (ru) | Устройство дл делени | |
SU559365A1 (ru) | Усилитель посто нного тока | |
GB978143A (en) | Improvements in or relating to transistor circuits | |
Wermer | Maximal subalgebras of group-algebras | |
SU444979A1 (ru) | Устройство дл измерени модул вектора скорости движени потока | |
SU131911A1 (ru) | Цифроаналоговое автоматическое вычислительное устройство | |
SU538372A1 (ru) | Множительное устройство | |
SU807326A1 (ru) | Аналоговый интегратор | |
SU978341A1 (ru) | Преобразователь напр жени в частоту | |
SU387383A1 (ru) | I йоёсоюзная | |
Wadhwa | Simulation of Nonquiescent Third-Order Systems by a Single Operational Amplifier | |
SU139458A1 (ru) | Устройство дл решени уравнений | |
SU397906A1 (ru) | Цифровое точечное квазиобрати/иое интегрирующее устройство | |
SU482714A1 (ru) | Устройство дл измерени временных рассогласований | |
SU699602A1 (ru) | Орган сравнени по фазе двух электрических величин | |
SU959264A1 (ru) | Имитатор комплексных сопротивлений | |
SU543947A1 (ru) | Аналоговое вычислительное устройство | |
Nelson | A digital computer for airborne control systems |