SU362351A1 - COUNTED TRIGGER - Google Patents
COUNTED TRIGGERInfo
- Publication number
- SU362351A1 SU362351A1 SU1645460A SU1645460A SU362351A1 SU 362351 A1 SU362351 A1 SU 362351A1 SU 1645460 A SU1645460 A SU 1645460A SU 1645460 A SU1645460 A SU 1645460A SU 362351 A1 SU362351 A1 SU 362351A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- output
- counting
- input
- circuit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в вычислительной технике.The invention relates to a pulse technique and can be used in computing.
Известны счетные триггеры, содержащие пр мой и инверсный однофазные тактируемые тригге|ры Д типа с перекрестным подключением их выходов ко входам, объединенные тактовые входы которых образуют счетный вход триггера.There are known counting triggers that contain direct and inverse single-phase clocked D-type triggers with cross-connection of their outputs to the inputs, the combined clock inputs of which form the counting trigger input.
Однако известные триггеры имеют дополнительный инвертор.However, the known triggers have an additional inverter.
С целью упрощени в предлагаемом счетном триггере пр мой триггер выполнен на элементе «2И-ИЛИ с одним инверсным входом , при этом выход элемента «2И-ИЛИ подключен к одному из входов элемента «И, образующего вход Д пр мого Д триггера.In order to simplify, in the proposed counting trigger, the forward trigger is performed on an element "2I-OR with one inverse input, while the output of the element" 2I-OR is connected to one of the inputs of the element "AND forming the input D of direct D trigger.
На чертеже приведена функциональна схема предлагаемого счетного триггера.The drawing shows a functional diagram of the proposed counting trigger.
Предлагаемый счетный триггер работает следующим образом.The proposed counting trigger works as follows.
Если счетный триггер находитс в состо нии «1, то на выходах } и 2 имеетс единичный сигнал. Первый счетный импульс, поступающий на вход 3, переводит однофазный триггер 4, состо щий из двух схем «И 5 и 5 и схемы «ИЛИ 7, так как закрываетс схема «И 5, а схема «И 6 закрыта сигналом «1 сIf the counting trigger is in the state "1, then the outputs} and 2 have a single signal. The first counting pulse arriving at input 3 translates a single-phase trigger 4 consisting of two circuits "And 5 and 5 and a circuit" OR 7, since the circuit is "And 5, and the circuit" And 6 is closed with a signal "1 s
выхода 2. Па выходе 2 пр мого триггера 8, сососто щего из двух схем «И 9 и 10 с нр мым входом Д схемы «ИЛИ // и выполн ющего функцию , остаетс уровень «1, так как открыта его схема «И 10, на которую подаетс два сигнала «1 со входа 3 и выхода 2. Во врем действи счетного импульса это состо ние счетного триггера, при котором на его выходе 1 имеетс «О, а на выходе 2 - «1, сохран етс . После окончани входного импульса закрываетс схема «И 10, а схема «И 9 закрыта нулевым уровнем с выхода 1 по пр мому входу Д, в результате чего на выходе 2 формируетс нулевой уровень.output 2. Pa output 2 direct trigger 8, consisting of two circuits "And 9 and 10 with a direct input D of the circuit" OR // and performing the function, remains level "1, since its circuit is" And 10, to which two signals "1 from input 3 and output 2" are applied. During a counting pulse, this state of the counting trigger, in which at its output 1 there is "O, and at output 2 -" 1, is saved. After the end of the input pulse, the AND 10 circuit is closed, and the AND 9 circuit is closed with a zero level from output 1 to the direct input D, as a result of which output 2 is formed a zero level.
Таким образом, после первого счетного импульса счетный триггер переходит из состо ни «1 и «О.Thus, after the first counting pulse, the counting trigger goes from the state "1 and" O.
Поступающий второй счетный импульс переводит инверсный триггер 4 в состо ние «1, так как на выходе 2 - «О. Уровень на выходе 2 остаетс без изменени , так как схема «И 9 закрыта уровнем «1 по инверсному входу, а схема «И 10 - уровнем «О.The incoming second counting impulse transfers the inverse trigger 4 to the state "1, since at the output 2 -" O. The level at output 2 remains unchanged, since the circuit "And 9 is closed by the level" 1 on the inverse input, and the circuit "And 10 - by the level" O.
После окончани счетного импульса открываетс схема «И 10, так как на выходе 1 имеетс «1, а на выходе 2 - «О, при этом на выходе 2 формируетс уровень «1. После второго счетного импульса счетный триггер возвраи аетс в исходное состо ние «О.After the end of the counting pulse, the AND 10 circuit opens, since at output 1 there is "1" and at output 2 - "O, and at the output 2 the level" 1 is formed. After the second counting pulse, the counting trigger returns to the “O.
Предмет изобретени Subject invention
Счетный триггер, содержащий пр мой и инверсный однофазные тактируемые триггеры Д типа с перекрестным переключением их выходов ко входам, объединенные тактовые входы которых образуют счетный вход триггера.A counting trigger containing direct and inverse single-phase clocked D-type triggers with cross-switching of their outputs to the inputs, the combined clock inputs of which form the counting trigger input.
отличающийс тем, что, с целью упрощени , пр мой триггер выполнен на элементе «2И- ИЛИ с одним инверсным входом, при этом выход элемента «2И-ИЛИ подключен к одному из входов элемента «И, образующего вход Д пр мого Д триггера.characterized in that, for the sake of simplicity, a direct trigger is made on an element "2I-OR with one inverse input, while the output of an element" 2I-OR is connected to one of the inputs of the element "AND forming the input D of direct D trigger.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1645460A SU362351A1 (en) | 1971-04-07 | 1971-04-07 | COUNTED TRIGGER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1645460A SU362351A1 (en) | 1971-04-07 | 1971-04-07 | COUNTED TRIGGER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU362351A1 true SU362351A1 (en) | 1972-12-13 |
Family
ID=20472041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1645460A SU362351A1 (en) | 1971-04-07 | 1971-04-07 | COUNTED TRIGGER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU362351A1 (en) |
-
1971
- 1971-04-07 SU SU1645460A patent/SU362351A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1412978A (en) | High speed logic circuits | |
US3906374A (en) | Symmetrical odd-modulus frequency divider | |
SU362351A1 (en) | COUNTED TRIGGER | |
GB1301504A (en) | ||
SU481128A1 (en) | Pulse selector | |
SU400015A1 (en) | FORMER SINGLE PULSES | |
SU869060A1 (en) | Pulse frequency divider | |
SU497733A1 (en) | Pulse counter in telegraph code | |
SU1145476A1 (en) | Synchronous pulse repetition frequency divider with 5:1 countdown ratio | |
SU527833A1 (en) | Averaging device with lock for phasing discrete information | |
SU411451A1 (en) | ||
SU372698A1 (en) | REVERSIBLE PULSE COUNTER> & cecoioz ^ f. ^ I__] | |
SU657616A1 (en) | Binary pulse divider | |
SU133680A1 (en) | Series Adder | |
SU442571A1 (en) | Time delay device | |
SU391729A1 (en) | DEVICE FOR THE FORMATION OF PULSES OF DIFFERENCE FREQUENCY | |
SU1534750A1 (en) | Clock synchronization device | |
SU435524A1 (en) | POSSIBLE-PERFORMANCE DEVICE | |
SU600698A1 (en) | Flip-flop | |
SU473304A1 (en) | Logical integrator | |
SU541279A1 (en) | Pulse shaper | |
SU1368965A2 (en) | Pulse timing device | |
SU515263A1 (en) | Four Phase Pulse Driver | |
SU453791A1 (en) | DEVICE OF TACT SYNCHRONIZATION | |
SU362194A1 (en) | DEVICE FOR MEASURING THE MIDDLE DIFFERENCE OF THE PERIOD OF TWO SIGNALS |