SU299853A1 - УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ КРИТИЧЕСКОГО ПУТИ СЕТЕВОГО ГРАФИКА - Google Patents

УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ КРИТИЧЕСКОГО ПУТИ СЕТЕВОГО ГРАФИКА

Info

Publication number
SU299853A1
SU299853A1 SU1381241A SU1381241A SU299853A1 SU 299853 A1 SU299853 A1 SU 299853A1 SU 1381241 A SU1381241 A SU 1381241A SU 1381241 A SU1381241 A SU 1381241A SU 299853 A1 SU299853 A1 SU 299853A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adjustable
inverter
event
simulating
operational amplifier
Prior art date
Application number
SU1381241A
Other languages
English (en)
Original Assignee
Л. И. Костенко, А. Г. Тимошенко , Э. Трайнин Институт кибернетики Украинской ССР
Publication of SU299853A1 publication Critical patent/SU299853A1/ru

Links

Description

Изобретение относитс  к области аналоговой вычислительной техники.
Известны устройства дл  моделировани  критического пути сетевого графика, содержащие операционный усилитель с последовательно соединенными диодом и резистором в цепи обратной св зи и с подключенными к его входам регулируемыми источниками э.д.с. и выходом инвертора, моделирующего событие, а также соединенные между собой посто нные и регулируемые резисторы, регулируемые источники Э.Д.С., диоды и инвертор.
Однако эти устройства не позвол ют моделировать критические пути сетевого графика, когда длительность работ  вл етс  линейной функцией от времени свершени  событи , из которого исходит рассматриваема  работа.
Предлагаемое устройство отличаетс  от известных тем, что в нем выход инвертора, моделирующего событие, через две параллельные ветви, кажда  из которых содержит последовательно включенные регулируемый источник э.д.с., диод, регулируемый и посто нный резисторы , подключен ко входу операционного усилител , причем в одной из ветвей между регулируемым и посто нным резисторами включен второй инвертор.
усилитель 1, диод 2, посто нные резисторы 3, 4, 5, 6, 7, регулируемые источники э.д.с. 8, 9, 10, инвертор 11, моделирующий событие, диоды 12, 13, регулируемые резисторы 14 и 15, инвертор 16.
На фиг. 2 приведены графики, по сн ющие сущность процесса, реализуемого устройством дл  моделировани  критического пути сетевого графика, а именно в заданном диапазоне изменени  времени свершени  событи  (i), из которого исходит рассматриваема  работа (ij) при этом длительность работы (tij)  вл етс  линейной функцией от времени свершени  (ti) событи  (i). Вне этого диапазона длительность {,-j) сохран ет неизменные значени  (различные на границах области изменени  Т;).
До порогового значени  (Ii) времени свершени  событи  (i) длительность работы (;/) ;ij /,-j const. В диапазоне изменени  Т; от т/ до т,-:
ti tij + Kri.
где , а /( - коэффициент пропорциональности . В момент (при ) itj tij+Kri -- tij consi.
регулируемого источника э.д.с. 8 и поступает на первый вход операционного усилител  /.
Напр жени , пропорциональные пороговым значени м времени свершени  событи  (t) t/ и т/ устанавливаютс  с помощью регулируемых источников э.д.с. соответственно 9 и 10. Коэффициент линейной зависимости /С устанавливаетс  с помощью регулируемых резисторов 14 и 15.
Напр жение, пропорциональное раннему сроку сверщени  событи  (i), поступает с выхода инвертора //, моделирующего событие (i).
Если это напр жение меньше порогового значени , соответствующего т/, устанавливаемого регулируемым источником э.д.с. 9, то диод 12 окажетс  запертым и на выходе операционного усилител  напр жение будет пропорционально сумме длительности работы flf и времени свершени  событи  (г) т, причем . Если напр жение на выходе инвертора 11, моделирующего событие, будет больше порогового значени , соответствующего времени т/, но меньше значени , пропорционального т/, то диод 12 будет открыт, но диод 13 по-прежнему будет заперт.
В этом случае напр жение с выхода инвертора // поступает на второй вход операционного усилител  полностью, а на третий вход- с коэффициентом пропорциональности /С.
На входе операционного усилител  напр жение , пропорциональное раннему сроку окончани  работы (г/), будет соответствовать сумме следующих величин:
p{ t,j+T,-+Tr ti,-+T,().
Если напр жение, поступающее с выхода инвертора Л, достигает порогового значени .
соответствующего времени т/ (устанавливаемого с помощью регулируемого источника э.д.с. 10), то откроетс  диод 13 и на четвертый вход операционного усилител  через инвертор 16, напр лсение будет поступать в противофазе с напр жением, поступающим на третий вход операционного усилител . В результате длительность работы tij больше не будет зависеть от времени (если )- На второй
вход операционного усилител  по-прежнему поступает напр жение, пропорциональное TJ. Напр жение на выходе операционного усилител  будет соответствовать сумме следующих величин;
р{ -t,,-+T/ (/СгЬ 1) +Тг+Тг К -Ti К, + .
Предмет изобретени 
Устройство дл  моделировани  критического пути сетевого графика, содержащее операционный усилитель с последовательно соединенными диодом и резистором в цепи обратной св зи и с подключенными к его входам регулируемыми источниками э.д.с. и выходом инвертора , моделирующего событие, а также соединенные между собой посто нные и регулируемые резисторы, регулируемые источники э.д.с., диоды и второй инвертор, отличающеес  тем, что, с целью расщирени  функциональных возможностей, в нем выход инвертора , моделирующего событие, через две параллельные ветви, кажда  из которых содержит последовательно включенные регулируемый источник э.д.с., диод, регулируемый и посто нный резисторы, подключен ко входу операционного усилител , причем в одной из ветвей между регулируемым и посто нным резисторами включен второй инвертор.
SU1381241A УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ КРИТИЧЕСКОГО ПУТИ СЕТЕВОГО ГРАФИКА SU299853A1 (ru)

Related Child Applications (1)

Application Number Title Priority Date Filing Date
SU894694176A Addition SU1680862A2 (ru) 1989-05-22 1989-05-22 Система вакуумного дренажа

Publications (1)

Publication Number Publication Date
SU299853A1 true SU299853A1 (ru)

Family

ID=

Similar Documents

Publication Publication Date Title
KR0169316B1 (ko) 기준 발생기
US20180075337A1 (en) Neuron circuits
Jiang et al. A small-gain control method for nonlinear cascaded systems with dynamic uncertainties
KR960702637A (ko) Mos 트랜지스터의 한계 전압을 조정하는 장치 및 방법(apparatus and method for adjusting the threshold voltage of mos transistors)
US20170062110A1 (en) Dither current power supply control method and dither current power supply control apparatus
US8836315B2 (en) Resistance signal generating circuit with n temperature characteristic adjusting elements
US5680035A (en) Electronic filter
US5880625A (en) Temperature insensitive constant current generator
SU299853A1 (ru) УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ КРИТИЧЕСКОГО ПУТИ СЕТЕВОГО ГРАФИКА
Zemouche et al. A new LMI observer-based controller design method for discrete-time LPV systems with uncertain parameters
Shtessel et al. Continuous adaptive finite reaching time control and second-order sliding modes
KR19980043784A (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
EP2555078A1 (en) Reference circuit arrangement and method for generating a reference voltage
US3430076A (en) Temperature compensated bias circuit
SE515345C2 (sv) Temperaturberoende strömalstring
Poupaud Derivation of a hydrodynamic system hierarchy for semiconductors from the Boltzmann equation
Amato et al. Input-output finite-time stability of switching systems with uncertainties on the resetting times
Oehm et al. Universal low cost controller for electric motors with programmable characteristic curves
US20130154604A1 (en) Reference current generation circuit and reference voltage generation circuit
EP2296281A1 (en) Logarithmic DAC with diode
SU316101A1 (ru) Устройство для определения критического пути сетевого графика
McDaniel et al. An SDE approximation for stochastic differential delay equations with colored state-dependent noise
Ushirobira et al. Algebraic estimation of a biased and noisy continuous signal via orthogonal polynomials
EP1439445B1 (en) Temperature compensated bandgap voltage reference
Sakul A CMOS square-rooting circuits