SU1786672A1

SU1786672A1 - Уctpoйctbo abtobыбopa

Info

Publication number: SU1786672A1
Application number: SU914898837A
Authority: SU
Inventors: Valentin I Kosobokov; Georgij F Saburenko; Evgenij A Svirin; Sergej N Chernobab
Original assignee: Kosobokov Valentin; Georgij F Saburenko; Evgenij A Svirin; Sergej N Chernobab
Priority date: 1991-01-02
Filing date: 1991-01-02
Publication date: 1993-01-07

Description

Устройство относится к радиотехнике и может быть использовано для обнаружения и коммутации информационного сигнала в системах обработки с двумя цифровыми выходами, на одном из которых находится информационный, а на другом - ложный сигнал, причем происходит взаимозамена сигналов на выходах по псевдослучайному закону.

Известны устройства для приема информации, передаваемой по двум параллельным каналам связи, и устройство для сложения разнесенных сигналов. Недостатком этих-устройств является их ориентированность на прием одинаковой информации по двум параллельным каналам, в результате чего их применение в указанной области использования приводит к низкой помехоустойчивости приема.

Наиболее близко к предлагаемому устройство для приема информации по двум параллельным каналам связи в системе передачи данных с обратной связью, содержащее первый и второй блоки повышения достоверности, управляющие выходы которых соединены с входами первого и второго анализаторов плотности ошибок соответственно, логическую схему, коммутирующие элементы.

Особенность работы устройства, принятого за прототип, заключается в использовании априорного знания о наличии двух каналов с синхронными информационными потоками, ошибки в которых взаимно некоррелированы. Для определения блока с искаженной информацией используются блоки повышения достоверности (БПД). Потребителю выдается блок с безошибочной информацией с одного из накопителей через ключ и регистр выдачи информации. В случае возникновения необнаруживаемой ошибки в одной из ветвей разнесения и отсутствии ошибок в другой ветви БПД не регистрируют ошибок, а сумматор по модулю два фиксирует наличие несовпадений, свидетельствующее о наличии ошибок по крайней мере в одной из ветвей разнесения. Для определения того, какой из анализируемых в ветвях разнесения блоков информации скоммутировать потребителю, используются анализаторы плотности ошибок в ветвях разнесения (АПО). При этом потребителю выдается блок информации из той ветви разнесения, где плотность ошибок ниже порогового уровня.

Основной'недостаток прототипа - его ориентированность на наличие двух параллельных каналов связи с одинаковой информацией и некоррелированными ошибками. Когда в одном из каналов присутствует ин формационный, а в другом-ложный сигнал, происходит частая взаимозамена этих сигналов, такое устройство работает неэффективно, даже если из его состава исключить сумматор по модулю два и непосредственно связанные с ним элементы схемы.

Цель изобретения - повышение помехоустойчивости путем быстрого обнаружения полезного сигнала. Ожидаемый положительный эффект - уменьшение вероятности возникновения ошибок на выходе устройства.

Для достижения поставленной цели в устройство для приема информации по двум параллельным каналам сйязи в системе передачи данных с решающей обратной связью, содержащее первый и второй блоки повышения достоверности, входы которых являются соответственно первым и вторым входами устройства, первый и второй сумматоры плотности сшибок, каждый из которых содержит последовательно соединенные регистр, реверсивный счетчик и декодер, выход которого является выходом анализатора плотности ошибок, вход регистра объединен с дополнительным входом реверсивного счетчика и является первым входом анализатора плотности ошибок, а на входы Сброс регистра поданы тактовые импульсы с второго входа анализатора плотности ошибок, вторые входы анализаторов плотности ошибок объединены и являются тактовым входом устройства, элемент И, введены дополнительно компаратор, второй элемент И, элемент И-НЕ, триггер и коммутатор, причем выходы реверсивного счетчика каждого анализатора плотности ошибок являются его дополнительными выходами, которые соединены с соответствующими входами компаратора, выходы которого соединены с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом элемента И-НЕ, выходы которого соединены с выходами анализаторов плотности ошибок, выходы первого и второго элементов И соединены соответственно с R- и Sвходами триггера, выход которого соединен с управляющим входом коммутатора, сигнальные входы которого соединены с информационными выходами блоков повышения достоверности, выход коммутатора является выходом устройства.

Устройство работает следующим образом.

С управляющих выходов БПД 1 и 2 потоки ошибок поступают на первые входы

АПО 3 и 4, где осуществляется подсчет количества ошибок за последние N тактов принимаемой в ветви разнесения информации (количество ячеек в регистре 5 равно N). Количество ошибок фиксируется на дополнительных выходах АПО, компаратор 13 определяет, в какой из ветвей меньшая плотность ошибок, и через элементы И 8 и 5 9 и триггер 12 передается команда на коммутацию информации соответствующей ветви разнесения потребителю информации посредством коммутатора 13, на сигнальные входы которого поступает информация с информационных выходов БПД. Так, если в первой ветви разнесения АПО фиксирует большее количество ошибок, чем во второй, сигнал с выхода Больше компаратора 11 через элемент И 8 15 подается на R-вход триггера 12, устанавливая его выход в нулевое состояние. Попадая на управляющий вход коммутатора 13, этот сигнал устанавливает его в режим коммутации потребителю информации из второй 20 ветви разнесения.

Элемент И-НЕ 10 предназначен для предотвращения подачи сигналов управления от компаратора 11 на триггер 12, когда в декодерах 7 АПО ветвей разнесения одновременно фиксируется наличие более·К ошибок за интервал N. При этом сигналы декодеров 7 переводят выход элемента ИНЕ в нулевое состояние, запрещающее изменение состояние триггера 12 перед 30 сигналами, проходящими через элементы И 8 и 9, что необходимо для уменьшения вероятности ложного переключения, т.е. подачи потребителю ложной информации.

Claims

Формула изобретения Устройство автовыбора, содержащее первый и второй блоки повышения достоверности, входы которых являются соответственно первым и вторым входами устройства автовыбора, первый и второй анализаторы плотности ошибок, первые входы которых соединены с управляющими выходами соответствующих блоков повышения достоверности, вторые входы анализаторов плотности ошибок являются тактовым входом устройства автовыбора, причем каждый анализатор плотности ошибок состоит из последовательно соединен10 ных регистра, реверсивного счетчика и декодера, выход которого является выходом анализатора плотности ошибок, вход регистра соединен с вторым входом реверсивного счетчика и является первым входом анализатора плотности ошибок, входы Сброс регистра являются тактовым входом устройства автовыбора, первый элемент И, отличающееся тем, что, с целью повышения помехоустойчивости путем быстрого обнаружения полезного сигнала, введены второй элемент И, элемент И-НЕ, компаратор, триггер и коммутатор, причем выходы реверсивного счетчика каждого анализатора плотности ошибок явля25 ются его дополнительными выходами, которые соединены с соответствующими входами компаратора, выходы которого соединены с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом элемента И-НЕ, входы которого соединены с выходами анализаторов плотности ошибок, выходы первого и второго элементов И соединены соответственно с R- и S-входами триггера, выход которого соединен с управляющим входом коммутатора, сигнальные входы которого соединены с информационными выходами блоков повышения достоверности, выход коммутатора является выходом устройства 40 автовыбора.