SU1749857A1 - Выходной узел тестера дл функционального контрол логических блоков - Google Patents
Выходной узел тестера дл функционального контрол логических блоков Download PDFInfo
- Publication number
- SU1749857A1 SU1749857A1 SU904810648A SU4810648A SU1749857A1 SU 1749857 A1 SU1749857 A1 SU 1749857A1 SU 904810648 A SU904810648 A SU 904810648A SU 4810648 A SU4810648 A SU 4810648A SU 1749857 A1 SU1749857 A1 SU 1749857A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- output
- input
- log
- level
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Сущность изобретени : узел содержит восемнадцать входных шин (1-18), восемь ключей (19-26), три резистора (27-29), элемент 2И-ИЛИ 30, два преобразовател 31. 32, два элемента сравнени 33, 34, три элемента И 35-37. элемент И-НЕ 38. триггер 39, щуп 40, выходные шины результата 41 и перегрузки 42 с соответствующими св з ми 1 ил
Description
Изобретение относится к контрольноизмерительной технике и может быть использовано в автоматизированных системах контроля и испытания цифровых узлов и блоков. 5
Целью изобретения является расширение области применения за счет обеспечения контроля третьего состояния вывода объекта контроля (О К), контроля выхода О К типа открытый'эмиттер и повышения досто- 10 верности за счет обеспечения динамически изменяемой нагрузки.
Указанная цель достигается тем, что. в выходной узел тестера, содержащий первый элемент И, один вход которого среди- 15 нен с первой входной шиной, второй - с девятой входной шиной и вторым входом элемента И-НЕ, а выход подключен к первому входу первого элемента сравнения, второй вход которого соединен с выходом 20
. преобразователя, а выход подключей к первому входу второго элемента И, второй вход которого связан с десятой входной шиной, а выход - с О-входом триггера, третий элемент И. первый вход которого связан со 25 второй входной шиной и третьим входом
' элемента И-НЕ, третий вход - с выходом элемента И-Н Е и выходной шиной перегрузки, а выход подключен квходу управления
; первого ключа, С-и Р-входы триггера соеди- 30
’нены. соответственно с третьей и четвертой входными шинами, выход соединен с первым входом элемента И-НЕ и выходной ши- · .· ной результата, коммутатор, первый вход
: которого через первый резистор соединен с 35 седьмой входной шиной, а выход - со щупом, пятую, шестую и восьмую входную шину, в отличие от прототипа содержит восемь входных шин, четыре ключа, элемент 2И2ЙЛИ, резистор и второй элемент сравнения, 40
' причем восьмая входная шина соединена4с входами управления второго, третьего, четвертого и пятого ключей, пятая и четырнадцатая входные шины через второй и третий
' ключи, а шестая и семнадцатая через чет- 45 вертый и пятый ключи соединены соответственно с первыми и третьими входами .
; первого и второго преобразователей, пятнадцатая и шестнадцатая входныешины соединены через элемент 2И-2ИЛИ со вторым .50 инверсным входом первого преобразователя, выход которого через второй и третий резисторы соединен с вторым и третьим входом коммутатора, а через первый ключ со вторым входом второго преобразователя 55 и выходом коммутатора, первый, второй и третий Входы управления которого соединены с одиннадцатой, двенадцатой и тринадцатой входными шинами, первый и второй вход второго элемента сравнения соединен
с первой и второй входными шинами, а выход соединен С четвертым входом элемента 2Й-2ИЛИ, а восемнадцатая входная шина подключена ко второму входу третьего элемента И.
На чертеже представлена блок-схема выходного узла тестера для функционального контроля логических узлов и блоков.
В ы ход н о й уз ел тесте рас оде ржит с п ервой по восемнадцатую входные шины. 1-18, ключи 19, 20, 21,22, 26, коммутатор на ключах 23-25, первый 27, второй 28, третий 29 резисторы, элемент 2Й-ИЛИ 30. первый 31 и второй 32 преобразователи, первый 33 и второй 34 элементы сравнения, первый 35, второй 36, третий 37 элементы Й, элемент И-НЕ 38, триггер 39, щуп 40, выходные шины результата 41 и перегрузки 42 с соответствующими связями.
Шина 1 является информационной шиной, по которой поступает эталонная тестовая информация в виде последовательности логических "0" и "1". На шине 2 должна быть установлена логическая "1." при контроле входа и "0" при' контроле выхода ОК. По шине 3 поступает сигнал синхронизации, а по шине 4 - сигнал установки в "0" на соответствующий вход триггера 39. На шины 5 и 6 подаются опорные упоры, соответственно, "1" и "0" первой пары уровней, а шины 14.17 соответственно ”1" и "0" второй пары уровней, которые определяются типом ОК.. На шину 7 подается питание-для нагрузки 27. На шине 8 устанавливается уровень логической ”1" при Контроле выводов ОК с. первой парой уровней и "0" при контроле выводов ОК со второй парой уровней. Уровень логического "0” на шине 9 блокирует работу элемента И-НЕ 38, выдающего сигнал перегрузки на шину 42, а также элемента И 35, через который на вход элемента 34 сравнения поступает эталонная тестовая информация с шины "1", выходной узел тестера в этом случае работает в режиме записи логических состояний контролируемого вывода ОК. Уровень логической "1" на шине 10 блокирует запись результата сравнения в триггер 39.
Для подключения нагрузочных резисторов 27-29 к выводу ОК, соединенному со щупом 40, необходимо подать уровень логической ”Г на соответствующие шины 11,12 или 13. При наличии логической ”1" на шине 16 на выход ОК через заранее выбранный резистор 28 или 29 подается опорный уровень "1" одной из пар логических уровней, если на шине 15 установлен логический "0" и опорный уровень "О", если на шине 15 установлен уровень логической "1" (статическая нагрузка). При наличии логического "0й
5
1749-357
6
на шине 16 на выход ОК через заранее выбранный резистор 28 или 29 подаются опорные уровни одной из пар уровней в противофазе эталонной тестовой информации, поступающей на шину ί, (динамиче- 5 ская нагрузка), если вывод ОК является выходом.
Если выход ОК является входом, то на щуп 40 через открытый ключ 26 поступает эталонная тестовая информация с шины.1, ΊΌ одной из пар опорных уровней.
При наличии уровня логического "0” на шине 18 осуществляется контроль третьего состояния вывода ОК, в остальных случаях на ней устанавливается уровень логической 15 "1". Щуп 40 осуществляет связь выводов ОК с выходным узлом тестера.
По шинам результата 41 и перегрузки 4.2 во внешние устройства считываются результат контроля и наличие перегрузки. 20
Устройство работает следующим образом.
При включении питания триггер 39 устанавливается в нулевое состояние сигналом "Уст. 0" по шине 4. Работа выходного 25
. узла тестера определяется тестовой информацией (тестом) поступающей по входным шинам (1-3, 8-13, 15, 16. 18). Тест состоит из постоянной и переменной частей. В постоянную часть теста· входит информация, 30 поступающая по: шине 8 (выбор первой и второй пары уровней): шине 9 (считывание со щупа 40 логических состояний ОК); шине 11 (подключение к щупу 40 резистора 27); шине 12 (подключение к Щупу 40 резистора 35 28): шине 13 (подключение к щупу 40 резистора 29): шине 15 (подключение нагрузочного резистора к лог. "1" Или лог. "0"; шине 16 (подключение к щупу 40 статической или динамической нагрузки). 40
В переменную часть теста входит информация, поступающая по шине 1 (эталонные воздействия на ОК и реакция с ОК); шине 2 (признаки вход-выход ОК): шине 10 (признак маскирования вывода ОК); шине 45 18 (признак третьего состояния вывода ОК).
Кроме того, переменная часть теста сопровождается сигналом синхронизации, поступающим по шине 3.
Все перечисленные шины подключены 5.0 к программно-управляемому блоку.
Выходной узел тестера работает в одном из трех режимов: контроль входа О К: контроль выхода ОК; контроль третьего состояния выхода ОК. 55
Режим-контроль входа ОК задается уровнем лог. "1" на шинах 2, 18 и уровнем лог. "0” на шине 16. При этом, учитывая, что триггер 39 находится в нулевом состоянии, через элемент И-НЕ 38 подготовлен элемент И 37,уровень лог " I" с которого пере водит ключ 26 в проводящее состояние. В данном режиме по шине I поступают воздействия, которые инвертируются на элементе 33 сравнения, так как на шине 2 присутствует лог. "1", и поступают на вход элементы 2И-2ИЛИ 30, который подютовлен лог. "0" по шине 16. Воздействия с выхода элемента 2И-2ИЛИ 30 поступают на инверсный вход преобразователя 31. Преобразователь 31 преобразовывает уровни напряжений ТТЛ-логики в произвольные уровни напряжения, определяемые ключами 19 -22 и опорными напряжениями на шинах 5, 6, 14 и 17. Причем первая пара уровней задается на шинах 5. 6. (шина 5 опорный уровень лог." 1", шина 6 - опорный уровень лог. "0"). Вторая пара уровней задается на шинах 14, 17 (шина 14 - опорный уровень лог." 1", шина 17 - опорный уровень лог. "0"). Выход первой или второй пары уровней осуществляется по шине 8. Так. например, если первая пара уровней соответствует Т'ГЛ-логикё, а вторая КМОП-логике, и вход ОК, подключенный к щупу 40 является входом КМОП-логики, то на шину 8 необходимо подать уровень лог. "0", при этом, сработают ключи 20, 21 и опорные уровни КМОП-логики, поступают на преобразователь 31. Если же вход ОК является входом ТТЛ-логики, то на щину 8 подается уровень лог. "1", и через ключи 19, 22 на преобразователь 31 поступают опорные уровни ТТЛлогики. Проинвертированные второй раз воздействия с выхода преобразователя 31 через замкнутый ключ 26 и щуп 40 поступают на вход ОК. Кроме того, воздействия поступают на вход преобразователя 32, который преобразовывает уровни напряжений произвольной логики в уровни ТТЛ-логики. К преобразователю 32 через ключи 20-22 подключены те же самые опорные уровни, что и к преобразователю 31 (шины 14,17). С выхода преобразователя 32 воздействия поступают на вход элемёнта 34 сравнения. Далее работа будет зависеть от информации на' шинах 9 и 10. При необходимости сравнения воздействий на входе ОКс воздействиями, поступающими по шине 1, на шины 9,10 подаются уровни лог. "1", при этом воздействия с шины 1 через подготовленный элемент И 35 поступают на второй вход элемёнта 34 сравнения. При отсутствии неисправности на входе ОК на выходе элемента 34 сравнения будет присутствовать уровень лог. "0". Сопровождающий каждое воздействие сигнал синхронизации по шине 3 запишет в триггер 39 лог.. "0", в результате чего на шине 41 будет присутствовать уровень лог. "0". а на
Ί
1749857
8
шине 42 - уровень лог. "1", что свидетельствует об исправном входе О К. При наличии неисправности на входе ОК (замыкание на шины питания или соседние выводы, неверно установленные микросхемы или элементы) на выходе элемента сравнения 34 будет присутствовать лог. "О", которая по сигналу синхронизации на шине 3 запишется в триггер 39, в результате чего на шине 41 сформируется лог," 1", а на шине 42 - лог. "О", что будет соответствовать неисправному состоянию входа ОК. Уровень лог. "О" с выхода элемента 14 38 заблокирует элемент И 37, в результате чего разомкнется ключ 26 и преобразователь 31 отключится от неисправного входа О К.
Если по какой-то причине контроль входа ОК не нужен, то в этом случае по шине 10 подается уровень лог, "0", тем самым блокируется элемент 14 36 и запись результата сравнения с элемента 34 в триггер 39 не происходит. Если необходимо с шины 41 снять диаграмму состояний входа ОК, то в этом случае на шину 9 подается уровень лог. "0", а на шину 10 - уровень лог. "1". При этом на элемент'34 сравнения с выхода элемента И 35 поступает урбвень лог. "0", и подаваемые воздействия со входа ОК через преобразователь 32, элемент 34 сравнения,через элемент И 36 запишутся в триггер 39 и поступят с него на шину 41. В этом случае, элемент И 38 заблокирован нулевым сигналом с шины 9 и признак перегрузки на шине 42 не формируется.
Режим контроля-выхода ОК задается уровнем лог. "0" на шине 2 и уровнем лог. "1" на шине 18. В этом случае элемент И 37 будет заблокирован, в результате чего уровнем лог. "0" ключ 26 разомкнут. Работа выходного узла тестера в этом режиме зависит от типа выхода О К, подключаемого кщупу 40. К щупу 40 ОК могут подключаться следующие типы выходов ОК: двутактный стандартный выход; открытый коллектор (сток); Открытый эмиттер (исток); выход ЭСЛ структуры.
При подключении к щупу 40 двутактного выхода О К контроль реакций ведется с подключением нагрузочного резистора 28 или 29, для чего на шины соответственно 12 или 13 подаётся уровень логической "1". Величина резисторов 28, 29 выбрана из условия обеспечения максимальной нагрузки самого маломощного выходного каскада соответственно ТТЛ, КМОП-схем, проверяемых на тесте, т.е. при проверке ТТЛ-схем подключается резистор 28, а при проверке КМОП-схем - резистор 29, При подключении к щупу 40 двутактного выхода ОК на шину 16 подается уровень логического "0",
поэтому логический уровень шины 1 через элемент сравнения 33 и подготовленный элемент 21/Ι-214 Л И 30 поступает на преобразователь 31, где инвертируется. Выход ОК через щуп 40 через ключ 24 и резистор 28 или ключ 25-и резистор 29 подключится на выходной логический уровень преобразователя 31 в противофазе логическим уровням на шине 1 (эталонная информация), т.е. тем самым единичный выход ОК нагружается на дог. "0", а нулевой выход ОК нагружается на лог, "1". Сравнение реакций на выходе ОКс эталонными реакциями, поступающими по шине 1 производится аналогично сравнению воздействий на входах ОК, рассмотренному выше, с той лишь разницей, что элемент 1/1,38 в этом случае заблокирован уровнем лог. "0" на шине 2, и контроль перегрузки по шине 42 не ведется, так как любая неисправность в этом режиме не может привести к перегрузке выходного узла тестера.
При подключении к щупу 40 выхода с открытым коллектором (стоком) контроль реакций с выхода ОК ведется также с подключением нагрузочных резисторов 28 или 29, но в этом случае по щине 16 подается уровень лог. "1”, в результате чего эталонные реакции с шины 1 и элемента сравнения 33 не проходят через элемент 2И-2ИЛИ 30 на управление преобразователем 31. Управление преобразователем 31, а следовательно и выбор уровня, к которому подключается резистор 28 и 29, осуществляется в этом случае по шине 15. Поскольку открытый коллектор (сток), как правило, подсоединяется к уровню лог. "Г'.то на шину 15 необходимо задать уровень лог., ”1". Данная нагрузка будет подключена к уровню лог. "1" на всем протяжении теста. Сравнение реакций на выходе ОК с эталонными реакциями, поступающими по шине 1 производится аналогично . сравнению) воздействия на входах ОК, рассмотренное выше.
При подключении к щупу 40 выхода с открытым эмиттером (истоком) выходной узел работает аналогично подключению открытого коллектора (стока) с той лишь разницей, что по шине 15 в этом случае подается уровень лог. "О" и нагрузочные резисторы 28 или 29 подкл ючаются через преобразователь 31 к уровню лог. "О".
При подключении к щупу 40 выхода ЭСЛ-структуры вместо резисторов 28 и 29 подключается резистор 27 по шине 11. Другой конец резистора 27 соединен с источником минус 2В. В этом случае информация на шинах 15,16 безразлична, т.к. преобразователь 31 отключен от щупа 40 посредством ключей 24-26. Сравнение реакций на выходе ОК с эталонными реакциями, поступаю1749857
9
щими по шине 1, производится аналогично сравнению воздействий на входах ОК.
Режим контроля третьего состояния выхода ОК задается уровнем лог. Ί" на шине
2 и уровнем лог. "О" на шинах 16,18. Уровень .5 лог. "О" на шине 18 блокирует элемент И 37,
в результате чего ключ 26 разомкнут. В предлагаемом устройстве метод контроля выхода ОК. находящегося в третьем состоянии, основан на.поочередной подаче воз- 10 действий на данный выход ОК уровней лог.
"1" и "0” через нагрузочные резисторы. Так, если выход ОК, подключенный к щупу 40, находится в третьем состоянии, то для его контроля по шине 1 подается сначала уровень лог. "1". Этот уровень проинвертируется на элементе сравнения 33, пройдет элемент 2И-2ИЛ 14 30 и второй раз проинвертйруется на преобразователе 31. в результате на выходе преобразователя 31 20 будет присутствовать, также уровень лог.
"4". В зависимости от того, выход какой структуры (ТТЛ или КМОП) подключен к Щупу 40, по шинам 12 или 13 подаются разрешающие уровни, в результате чего 25 замыкается ключ 24 или 25, т.е. уровень лог.
"Т” с выхода преобразователя 31 подается на выход ОК, находящийся, в третьем состоянии, или через резистор 28 или через резистор 29. Если выход ОК действительно 30 находится в третьем состоянии (исправное состояние выхода О К), то на щупе 40 будет присутствовать уровень лог. "1", который преобразуется на преобразователе 32 в уровень лог. "1" ТТЛ-логики и поступит на эле- 35 мент сравнения 34. На другой вход элемента сравнения 34 также поступит уровень лог. Ί” с шины 1 через элемент И 35.
В результате этого на выходе элемента сравнения 34 формируется уровень лог; "0", 40 который по сигналу синхронизации с шины
3 запишется в триггер 39. На шинах 41.42 в этом случае сформируются соответственно уровни лог. "0” и лог, "1", что соответствует исправному состоянию. Затем по шине 1 45 подается уровень лог, "0", который через элемент сравнения 33, элемент 2И-214ЛИ 30, преобразователь 31 и резисторы 28 или.
29 подается на выход О К. Если выход ОК в этом случае исправен, то на выходе элемен- 50 та сравнения 34 также будем иметь уровень лог. ”0", который запишется в триггер 39, и
на шинах 41,42 также будем иметь соответственно уровни лог. "0" и лог. "1”. При неисправном состоянии выхода ОК, если на его 55 выходе присутствует активный уровень лог.
"ί" или лог. "0", соответственно на втором шаге (подача уровня лог. "0" по шине 1) или на первом шаге (подача уровня лог. "1" по шине 1) на выходе элемента 34 сравнения
10
сформируется уровень лог. "1", который по сигналу синхронизации на шине 3 запишем ся в триггер 39 и на шинах 41, 42 сформируются соответственно уровни лог. "1” и лог. "0", что соответствует неисправности. Сигнал перегрузки на шине 42 в этом случае не используется, так как ключ 26 разомкнут и перегрузки выходного узла тестера не происходит.
Формулаизобретения Выходной узел тестера для функционального контроля логических блоков, содержащий первый и второй элементы И, элемент И-НЕ, первый и второй преобразо15 оатели уровня, первый - четвертый ключи, О-триггер, первую-десятую входные шины, щуп, выходную шину перегрузки и выходную шину результата, первый и второй резисторы, элемент сравнения, первый вход первого элемента И соединен с первой входной шиной, второй вход - с девятой Входной шиной и первым входом элемента И-НЕ, а выход подключен к первому входу первого элемента сравнения, второй вход которого соединён с выходом первого преобразователя, а выход подключен к первому входу второго элемента И, второй вход которого соединен е десятой входной шиной, а выход - с О-входом триггера, первый вход третьего элемента И соединен с второй входной шиной и вторым входом элемента И-НЕ, второй вход - с выходом элемента И-НЕ и выходной шиной перегрузки, а выход четвертого элемента И подключен к входу управления ключа, С- и К-входы 6-триггера соединены соответственно с третьей и четвертой входными шинами, выход - с третьим входом элемента И-НЕ и выходной шиной резул ьтатз, первый вход второго ключа через первый резистор сое’ динен с седьмой шиной, а выход - с щупом, от'л и ч а ю щи й с я тем, что, с целью расширения области применения за счет обеспечения возможности контроля и микросхем с двунаправленными выводами и повышения достоверности контроля за счет подключения к объекту контроля динамически изменяемой нагрузки, в него введены одиннадцатая - восемнадцатая входные шины, элемент 2И-ИЛЙ, второй элемент сравнения.и третий резистор, пятый - восьмой ключи, входы управления которых соединены с восьмой входной шиной, пятая и четырнадцатая входные шины через пятый и шестой ключи соединены соответственно с первыми входами первого и второго преобразователей , шестая и сем н адцатая входные шины через седьмой и восьмой ключи соединены соответственно с вторыми входами первого й второго преобразователей,
11
1749857
12
пятнадцатая й шестнадцатая входные шины соединены через элемент 2И-ИЛИ с третьим входом второго преобразователя, выход которого через второй и третий резисторы соединен с входами третьего и четвертого ключей и через второй вход первого ключа с третьим входом второго преобразователя и выходами второго, третьего и четвертого
ключей, входы управления которых соединены соответственно с одиннадцатой, двенадцатой и тринадцатой входными шинами, первый й второй вход второго элемента сравнения соединен с первой и второй входными шинами, а выход - с четвертым входом элемента 2И-ИЛИ, восемнадцатая входная шина подключена к третьему входу третьего элемента И.
Claims (1)
- Сущность изобретения: узел содержит восемнадцать входных шин (1-18), восемь ключей (19-26), три резистора (27-29), элемент 2И-ИЛИ 30, два преобразователя 31, 32. два элемента сравнения 33, 34, три элемента И 35-37, элемент И-НЕ 38, триггер 39, щуп 40, выходные шины результата 41 и перегрузки 42 с соответствующими связями. 1 ил.сп|СммЮОоСПМ>317498574
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904810648A SU1749857A1 (ru) | 1990-04-04 | 1990-04-04 | Выходной узел тестера дл функционального контрол логических блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904810648A SU1749857A1 (ru) | 1990-04-04 | 1990-04-04 | Выходной узел тестера дл функционального контрол логических блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1749857A1 true SU1749857A1 (ru) | 1992-07-23 |
Family
ID=21506348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904810648A SU1749857A1 (ru) | 1990-04-04 | 1990-04-04 | Выходной узел тестера дл функционального контрол логических блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1749857A1 (ru) |
-
1990
- 1990-04-04 SU SU904810648A patent/SU1749857A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 940090, кл. G 01 R 31/28, 31/318, 1980.. Авторское свидетельство СССР № 1180818.кл. G 01 R 31/318, 31/28, 1985 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5864565A (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
US5304935A (en) | Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states | |
KR910000738B1 (ko) | 동작 테스트실행에 적합한 반도체 집적회로 | |
US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
JPH03180936A (ja) | 内部バスのテスト回路 | |
KR930022382A (ko) | 반도체 메모리칩의 병렬테스트 회로 | |
KR970018600A (ko) | 반도체 기억장치 | |
US5528162A (en) | Semiconductor device having a test mode setting circuit | |
SU1749857A1 (ru) | Выходной узел тестера дл функционального контрол логических блоков | |
US20030115528A1 (en) | Semiconductor memory device capable of failure analysis with system in operation | |
JPS61141022A (ja) | キ−ボ−ド・インタ−フエ−ス回路の試験装置 | |
US5642364A (en) | Contactless testing of inputs and outputs of integrated circuits | |
US6744271B2 (en) | Internal generation of reference voltage | |
US5323014A (en) | Optocoupler built-in self test for applications requiring isolation | |
US5402018A (en) | Semiconductor integrated circuit | |
KR100640575B1 (ko) | 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 | |
US5563830A (en) | Semiconductor memory device with data bus having plurality of I/O pins and with circuitry having latching and multiplexing function | |
US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
JP3161357B2 (ja) | 半導体集積回路装置 | |
SU1180818A1 (ru) | Выходной узел тестера дл контрол логических элементов | |
KR100295348B1 (ko) | 반도체 집적 회로 | |
JP2588244B2 (ja) | 半導体装置 | |
KR0172762B1 (ko) | 다중 입출력 테스트 기능을 가지는 다 비트 메모리 장치 | |
KR0183907B1 (ko) | 반도체 메모리장치의 통합된 입출력 테스트 회로 | |
SU1151977A1 (ru) | Устройство дл ввода информации |