SU1741267A1 - Device for driving of double pulse signals - Google Patents

Device for driving of double pulse signals Download PDF

Info

Publication number
SU1741267A1
SU1741267A1 SU894758109A SU4758109A SU1741267A1 SU 1741267 A1 SU1741267 A1 SU 1741267A1 SU 894758109 A SU894758109 A SU 894758109A SU 4758109 A SU4758109 A SU 4758109A SU 1741267 A1 SU1741267 A1 SU 1741267A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
shift register
decoder
Prior art date
Application number
SU894758109A
Other languages
Russian (ru)
Inventor
Анатолий Петрович Орлов
Анатолий Хатыпович Ганитулин
Вадим Леонидович Таманин
Андрей Петрович Гуляев
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU894758109A priority Critical patent/SU1741267A1/en
Application granted granted Critical
Publication of SU1741267A1 publication Critical patent/SU1741267A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к технике св зи и может примен тьс  в системах передачи данных, использующих самосинхронизирующиес  коды, в частности в волоконно-оптических системах передачи информации. Цель - повышение точности формировани  сигнала циклового фазировани . Устройство содержит регистр 1 сдвига, генератор 2 импульсов, счетчик 3 импульсов, первый и второй элементы ИЛИ 4,5, дешифратор 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Поставленна  цель достигаетс  тем, что кодирование последнего бита сообщени  осуществл етс  с помощью пары одноименных импульсов, значение которых определ етс  видом последнего бита передаваемого сообщени . 2 ил.The invention relates to communication technology and can be used in data transmission systems using self-synchronizing codes, in particular in fiber optic data transmission systems. The goal is to improve the accuracy of the formation of the cyclic phasing signal. The device contains a shift register 1, a pulse generator 2, a pulse counter 3, the first and second elements OR 4.5, a decoder 6, the EXCLUSIVE OR element 7. The goal is achieved by encoding the last bit of the message using the pair of pulses of the same name, which is determined by the type of last bit of the transmitted message. 2 Il.

Description

Фиг 1Fig 1

Изобретение относитс  к технике св зи и может быть использовано в системах передачи данных, использующих самосинхронизирующиес  коды, в частности в волоконно-оптических системах передачи информации.The invention relates to communication technology and can be used in data transmission systems using self-synchronizing codes, in particular in fiber optic information transmission systems.

Цель изобретени  - повышение точности формировани  сигнала циклового фазировани .The purpose of the invention is to improve the accuracy of the formation of the cyclic phasing signal.

На фиг. 1 представлена структурна  электрическа  схема устройства дл  формировани  биимпульсных сигналов; на фиг. 2 - временные диаграммы его работы.FIG. Figure 1 shows the electrical circuit diagram of a device for generating bi-pulse signals; in fig. 2 - time diagrams of his work.

Устройство дл  формировани  биимпульсных сигналов содержит регистр 1 сдвига, генератор 2 импульсов, счетчик 3 импульсов, первый и второй элементы ИЛИ 4 и 5, дешифратор 6 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7.The device for generating bi-pulse signals contains a shift register 1, a pulse generator 2, a pulse counter 3, the first and second elements OR 4 and 5, a decoder 6 and the element EXCLUSIVE OR 7.

Устройство дл  формировани  биим- пульсных сигналов работает следующим образом .A device for generating bi-pulse signals works as follows.

Передаваемые данные последовательным кодом с выхода сдвигающего регистра 1 поступают на первый вход элемента ИСК- ЛЮЧАЮЩЕЕ ИЛИ 7 (фиг. 2а), на второй вход которого через элемент ИЛИ 4 поступают синхроимпульсы (СИ) типа меандр с выхода генератора 2 импульсов (фиг. 26). В результате выполнени  элементом ИСКЛ Ю- ЧАЮЩЕЕ ИЛИ 7 логической операции ИС- КЛЮЧАЮЩЕЕ ИЛИ (фиг. 2г) на его инверсном выходе формируетс  последовательность передаваемых символов, представленна  в биимпульсном коде (фиг,2д). В момент поступлени  последнего символа (их подсчет производитс  счетчиком 3 импульсов по СИ) передаваемого сообщени  в нулевой разр д регистра 1 сдвига на выходе дешифратора 6, анализирующего состо ние счетчика 3 импульсов, формируетс  управл ющий сигнал (фиг. 2в), по которому осуществл ютс  следующие операции:The transmitted data is a serial code from the output of the shift register 1 to the first input of the SPARKING OR 7 (Fig. 2a) element, to the second input of which, via the OR 4 element, sync pulses (CI) of the square wave type from the pulse generator 2 output (Fig. 26) . As a result of the EXCLUSIVE YUKATYUYYYE or 7 logical operation of the ELIMINATING OR (Fig. 2d) on its inverse output, a sequence of transmitted characters is presented, represented in the bi-pulse code (Fig. 2e). At the moment of arrival of the last symbol (their counting is performed by a counter of 3 pulses on the SI) of the transmitted message, the zero signal of shift register 1 at the output of the decoder 6, analyzing the state of the pulse counter 3, forms a control signal (Fig. 2c), by which following operations:

сигнал с выхода дешифратора 6 через элемент ИЛИ 4 поступает на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, в результате чего на его инверсном выходе формируетс  пара одноименных импульсов, значение которых определ етс  видом п-го бита передаваемого сообщени  (фиг. 2е); the signal from the output of the decoder 6 through the element OR 4 is fed to the first input of the EXCLUSIVE or 7 element, with the result that at its inverse output a pair of like pulses is generated, the value of which is determined by the type of the nth bit of the message being transmitted (Fig. 2e);

сигнал с выхода дешифратора 6 поступает в источник информации дл  выдачи очередного сообщени  и на управл ющий вход регистра 1 сдвига, разреша  параллельный прием в его разр ды очередного сообщени ;the signal from the output of the decoder 6 enters the source of information for issuing the next message and to the control input of the shift register 1, allowing parallel reception in its bits of the next message;

через элемент ИЛИ 5 происходит установка в исходное (нулевое) состо ние счетчика 3 импульсов (по заднему фронту импульса).through the element OR 5, the initial state (zero) of the pulse counter 3 is set (at the trailing edge of the pulse).

Начальна  установка устройства осуществл етс  путем установки в исходное состо ние счетчика 3 импульсов и генератора 2 импульсов (устанавливаетс  начальна  фаза выдачи импульсов).The initial installation of the device is carried out by resetting the pulse counter 3 and the pulse generator 2 (the initial pulse output phase is established).

В момент установки счетчика 3 импульсов в нулевое состо ние начинаетс  этап передачи очередного сообщени  (слова).At the moment of setting the counter of 3 pulses to the zero state, the stage of transmitting the next message (word) begins.

Claims (1)

Формула изобретени Invention Formula Устройство дл  формировани  биимпульсных сигналов, содержащее регистр сдвига, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, генератор импульсов, выход которого подключен к счетному входу счетчика импульсов , первому входу первого элемента ИЛИ и синхровходу регистра сдвига, информационные входы которого  вл ютс  информационными входами устройства, выходом записи которого  вл етс  управл ющий вход регистра сдвига, соединенный с вторым входом первого элемента ИЛИ, выход которого подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсный выход которого  вл етс  информационным выходом устройства, отличающеес  тем, что, с целью повышени  точности формировани  сигнала циклового фазировани , введены второй элемент ИЛИ и дешифратор , к входам которого подключены выходы счетчика импульсов, а управл ющий выход дешифратора подключен к управл ющему входу регистра сдвига и первому входу второго элемента ИЛИ, второй вход которого и вход установки в исходное состо ние генератора импульсов  вл ютс  входом начальной установки устройства, при этом выход второго элемента ИЛИ подключен к входу установки в нулевое состо ние счетчика импульсов .A device for generating bi-pulse signals, containing a shift register, the output of which is connected to the first input of the EXCLUSIVE OR element, a pulse generator, the output of which is connected to the counting input of the pulse counter, the first input of the first element OR, and the synchronous input of the shift register, whose information inputs are device information inputs whose recording output is the shift input control input connected to the second input of the first OR element, the output of which is connected to the second input of the element This EXCLUSIVE OR, the inverse output of which is an information output of the device, is characterized in that, in order to improve the accuracy of generating the cycle phasing signal, a second OR element and a decoder are inputted to the inputs of which the pulse counter outputs are connected and the control output of the decoder is connected to the control The input of the shift register and the first input of the second OR element, the second input of which and the setup input to the initial state of the pulse generator are the input of the initial setup of the device, while you the stroke of the second element OR is connected to the input of the installation in the zero state of the pulse counter. л-4l-4 оabout /7-3 1/ 7-3 1 л-2l-2 оabout п1 n1 IIIIIIIIII /7 1/ 7 1 и and / I/ / I / --MfffWCfj.--MfffWCfj. фиг. 2 25FIG. 2 25 30 35 40 45 5030 35 40 45 50
SU894758109A 1989-11-09 1989-11-09 Device for driving of double pulse signals SU1741267A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894758109A SU1741267A1 (en) 1989-11-09 1989-11-09 Device for driving of double pulse signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894758109A SU1741267A1 (en) 1989-11-09 1989-11-09 Device for driving of double pulse signals

Publications (1)

Publication Number Publication Date
SU1741267A1 true SU1741267A1 (en) 1992-06-15

Family

ID=21479072

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894758109A SU1741267A1 (en) 1989-11-09 1989-11-09 Device for driving of double pulse signals

Country Status (1)

Country Link
SU (1) SU1741267A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Ns 1598197, кл. Н 04 L 17/02, 1988. *

Similar Documents

Publication Publication Date Title
SU1741267A1 (en) Device for driving of double pulse signals
SU1176454A1 (en) Coding device
SU1180873A1 (en) Interface for linking computer with visual display unit
SU1631741A1 (en) Cyclic phasing device for optical fiber data pransmission systems
SU1598197A1 (en) Shaper of bi-pulse signals
SU1552392A1 (en) Device for cycle phasing for fibre-optical systems of information transmission
SU1290517A1 (en) Counting device
RU1771076C (en) Bipulse signal receiving device
SU1658391A1 (en) Serial-to-parallel code converter
SU1698994A2 (en) Device for data communication over fiber-optic communication lines
SU485450A1 (en) Device for controlling the transfer of information in the digital
SU702373A1 (en) Data input device
SU1124352A1 (en) Graphic information output device
SU1474853A1 (en) Parallel-to-serial code converter
SU1117648A1 (en) Stochastic (1,n)-port
SU1545326A1 (en) Time-pulse code decoder
SU723561A1 (en) Interface
SU1462485A2 (en) Series-to-parallel code converter
SU1727200A1 (en) Device for conversion of series code to parallel code
SU1615893A1 (en) Serial to parallel code converter
SU1637000A1 (en) Dibit generator
SU1649676A1 (en) Code converter
SU1709534A1 (en) Code translator
SU1059559A1 (en) Device for implementing input of information from discrete-type transduers
SU1707773A1 (en) Device for data transmission over optical communication lines