SU1739363A1

SU1739363A1 - Многостоповый преобразователь врем - код

Info

Publication number: SU1739363A1
Application number: SU904824240A
Authority: SU
Inventors: Леонид Веденеевич Вихарев; Юрий Владимирович Тубольцев
Original assignee: Ленинградский Институт Ядерной Физики Им.Б.П.Константинова
Priority date: 1990-05-08
Filing date: 1990-05-08
Publication date: 1992-06-07

Abstract

Изобретение может быть использовано в устройствах дл автоматизации научных исследований в области дерной физики, в частности во временных спектрометрах. Устройство содержит генератор 1 тактовых импульсов, формирователь 2 таймерной серии , формирователь 3 импульса перезаписи, счетчик 4 времени, буферный блок 5, состо щий из п регистров 6, блок 7 перезаписи, состо щий из п триггеров 8, п элементов ИЛИ 9. 1 ил.

Description

f F

Конец „

Ё

VJ

СО

ю

OJ Os 00

Изобретение относитс к оборудованию систем автоматизации научных экспериментов в области дерной физики и может быть использовано в р де нейтрон- но-физических экспериментов и исследовани х в физике высоких энергий, основанных на врем -пролетной методике измерений.

Целью изобретени вл етс повышение быстродействи путем сокращени вре- мени перезаписи (мертвого времени преобразовател ).

На чертеже представлена функциональна схема предлагаемого преобразовател .

Преобразователь содержит генератор 1 тактовых импульсов, формирователь 2 тай- мерной серии, формирователь 3 импульса перезаписи, счетчик 4 времени, буферный блок 5, состо щий из многоразр дных сдвиговых регистров 6, блок 7 перезаписи, состо щий из п триггеров 8, п элементов ИЛИ 9.

Выход генератора 1 тактовых импульсов соединен с первыми входами формирователей таймерной серии 2 и импульса перезаписи 3, вторые входы которых подключены соответственно к шинам Старт и Стоп, счетный вход счетчика 4 времени подключен к выходу формировател 2 таймерной серии, а вход R соединен с третьим входом формировател 2 и подключен к шине Конец измерени , буферный блок 5, состо щий из п многоразр дных сдвиговых регистров 6, D-входы которых соединены с соответствующими выходами счетчика 4 времени, а С-входы подключены к соответствующим пр мым выходам блока 7 перезаписи , выполненного как п-разр дный последовательный счетчик, счетный вход которого соединен с выходом формировател 3 импульса перезаписи, а инверсные выходы триггеров 8 блока 7 перезаписи подключены к входам соответствующих двухвходовых элементов ИЛИ 9, вторые входы которых подключены к шине Начальна установка, а выходы соединены с S- входами триггеров 8 блока 7 перезаписи.

Преобразователь работает следующим образом.

В исходном состо нии триггеры счетчика 4 времени наход тс в О, а триггеры блока 7 перезаписи в состо нии логической 1. С приходом сигнала Старт с выхода формировател 2 таймерной серии на С- вход счетчика 4 времени начинают поступать сигналы, сфазированные с импульсами генератора 1. При получении импульса Стоп на выход формировател 3 импульса перезаписи выдаетс сигнал, вызывающий последовательное, по мере своего распространени , переключение триггера 8 блока 7 перезаписи из состо ни логической 1 в состо ние О. При распространении импульса перезаписи в каждом разр де блока

7 перезаписи происходит его задержка на врем , равное задержке переключени триггера этого разр да. Перезапись информации из счетчика 4 времени в буферный блок 5 выполн етс поразр дно, по мере

распространени импульса перезаписи. Одновременно с загрузкой новой информации в каждом сдвиговом регистре 6 буферного блока 5 производитс сдвиг предыдущего содержимого. При переключении триггера

k-ro разр да блока 7 перезаписи из состо ни 1 в логический О происходит возврат в 1 этого триггера сигналом с его инверсного выхода, задержанным на элементе 9-k. Таким образом, процессы перезаписи и восстановлени исходного состо ни схемы протекают параллельно, но по мере распространени импульса перезаписи по триггерам блока перезаписи, причем процесс восстановлени исходного состо ни отстает от процесса перезаписи на врем t, выражающеес величиной: t rs+ts,

гдеTS задержка по влени сигнала на входе S;

T.s - длительность существовани сигнала на входе S, причем

rs г + п ts где т- задержка переключени триггера;

f - задержка сигнала на элементе

ИЛИ.

Эта задержка времени, существующа между двум процессами, и вл етс мертвым временем преобразовател .

Claims

Использование предлагаемого технического решени позвол ет значительно сократить мертвое врем преобразовател . Формула изобретени Многостоповый преобразователь врем -код , содержащий генератор тактовых импульсов, выход которого соединен с первыми входами формировател таймерной серии и формировател импульса перезаписи , вторые входы которых подключены соответственно к шинам Старт и Стоп, выход формировател таймерной серии соединен со счетным входом счетчика времени, R- вход которого соединен с третьим входом формировател таймерной серии и подключен к шине Конец измерени , а выходы счетчика времени подключены к соответствующим D-входам буферного блока, выход формировател импульса перезаписи соединен со счетным входом блока перезаписи,

выполненного как n-разр дный последовательный счетчик, пр мые выходы которого подключены к соответствующим С-входам буферного блока, отличающийс тем, что, с целью повышени быстродействи , инверсные выходы каждого триггера блока перезаписи подключены к входам соответствующих двухвходовых элементов ИЛИ, вторые входы которых соединены с шиной Начальна установка, а выходы этих элементов ИЛИ соединены с S-входами этих же триггеров блока перезаписи, а буферный блок состоит из п многоразр дных сдвиговых регистров.