SU1725343A1 - Binary frequency multiplier - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано в устройствах автоматики и измерительной техники дл  умножени  частоты сигналов и повышени  разрешающей способности измерительных приборов. Цель изобретени  - повышение стабильности амплитуды выходного сигнала и надежности. Двоичный умножитель частоты состоит из четырех идентичных блоков. Каждый блок включает дифференцирующую цепь из конденсатора 1 и резистора 2, диоды 3 и 4, инвертор, состо щий из полевого транзистора 5 и резистора 6 и схемы ИЛИ 7. В каждом блоке вход дифференцирующей цепи соединен с источником импульсного напр жени , подлежающего умножению, а выход - с диодами 3, 4, служащими дл  передачи положительной пол рности продифференцированного входного сигнала на первый вход схемы ИЛ И 7 и отрицательного продифференцированного сигнала - на вход инвертора, собранного на полевом транзисторе 5 и резисторе 6 в цепи истока. Выход диода 3 соединен с первым входом схемы ИЛИ, а выход диода 4 - с входом инвертора. Выход инвертора соединен с вторым входом схемы ИЛИ 7. За счет исключени  катушек индук- тивностей достигаетс  высока  стабильность по амплитуде, котора  определ етс  стабильностью напр жени  источника питани  схемы умножени . Стабильность по частоте обеспечиваетс  жесткой синхронизацией по фронту и срезу импульсов периодического сигнала, подлежащего умножению. Надежность обеспечиваетс  возможностью использовани  типовых унифицированных элементов. 1 з.п.ф-лы, 2 ил. & ЁThe invention relates to electrical engineering and can be used in automation devices and measuring equipment for multiplying the frequency of signals and increasing the resolution of measuring instruments. The purpose of the invention is to increase the stability of the amplitude of the output signal and reliability. The binary frequency multiplier consists of four identical blocks. Each block includes a differentiating circuit of capacitor 1 and resistor 2, diodes 3 and 4, an inverter consisting of a field-effect transistor 5 and a resistor 6 and an OR circuit 7. In each block, the input of the differentiating circuit is connected to a pulse voltage source to be multiplied, and output - with diodes 3, 4, serving to transmit the positive polarity of the differentiated input signal to the first input of the IL-7 circuit and a negative differentiated signal - to the input of the inverter assembled on the field-effect transistor 5 and resistor 6 in the circuit and current. The output of diode 3 is connected to the first input of the OR circuit, and the output of diode 4 is connected to the input of the inverter. The output of the inverter is connected to the second input of the OR circuit 7. By eliminating the inductor coils, a high amplitude stability is achieved, which is determined by the stability of the power supply voltage of the multiplication circuit. Frequency stability is ensured by tight synchronization on the front and on the edge of the pulses of a periodic signal to be multiplied. Reliability is provided by the possibility of using typical unified elements. 1 hp ff, 2 ill. & Yo

Description

Изобретение относитс  к радиотехнике и электротехнике и может быть использовано в устройствах автоматики и измерительной техники дл  умножени  частоты сигналов и повышени  разрешающей спо- собности измерительных приборов.The invention relates to radio engineering and electrical engineering and can be used in automation and measuring devices for multiplying the frequency of signals and increasing the resolution of measuring instruments.

Известно устройство, содержащее последовательно соединенные согласующий фильтр и диод с накоплением зар да, причем свободные выводы согласующего филь- тра и диода соединены с входами и общими выводами соответственно, а также последовательно соединенные разделительный конденсатор и ферритовый фильтр, свободным выводом соединенный с выходным вы- водом, а частотнозависимый элемент включенный между общей точкой соединени  согласующего фильтра с диодом и сво- бодным выводом разделительного конденсатора.A device is known that contains a series-connected matching filter and a diode with accumulation of charge, with the free terminals of the matching filter and diode connected to the inputs and common leads, respectively, as well as the series-connected coupling capacitor and ferrite filter connected to the output terminal , and a frequency-dependent element connected between the common connection point of the matching filter with the diode and the free output of the coupling capacitor.

Недостатком устройства  вл етс  низка  стабильность амплитуды и частоты высших гармоник входного сигнала, а также низка  надежность в работе из-за сложности фильтрации нужной гармоники при од- новременном наличии на выходе гармоник входного сигнала,The drawback of the device is the low stability of the amplitude and frequency of the higher harmonics of the input signal, as well as low operational reliability due to the complexity of filtering the desired harmonic with the simultaneous presence of harmonics of the input signal at the output,

Наиболее близким техническим решением  вл етс  умножитель частоты, содержащий импульсный усилитель, один выход которого непосредственно, а другой через фазоинверсный каскад подключены к входу дифференцирующих цепочек, выходы которых через разделительные диоды соединены с выходной клеммой устройства, ждущий мультивибратор, преобразователь частоты в напр жение и управл емый мультивибратор , вход запуска которого подключены к выходу ждущего мультивибратора непосредственно , вход управлени  через преоб- разователь частоты в напр жение, а выход соединен с входом импульсного усилител .The closest technical solution is a frequency multiplier containing a pulse amplifier, one output of which is directly and the other connected via phase inversion cascade to the input of differentiating chains, the outputs of which through dividing diodes are connected to the output terminal of the device, waiting for a multivibrator, frequency converter to voltage and control multivibrator, the start input of which is connected to the standby multivibrator output directly, the control input through the frequency converter in the voltage connection, and the output is connected to the input of a pulse amplifier.

Недостатком данного устройства  вл етс  низка  стабильность амплитуды, сложность схемного решени , нестабильность во времени фронта и среза импульсов удвоенной частоты.The disadvantage of this device is the low amplitude stability, the complexity of the circuit design, the instability in time of the front and the cutoff of the double frequency pulses.

Цель изобретени  - повышение стабильности амплитуды выходного сигнала и надежности работы устройства в целом. The purpose of the invention is to increase the stability of the amplitude of the output signal and the reliability of the device as a whole.

Предложенный умножитель частоты позвол ет получить стабильную амплитуду вы- ходного сигнала с коэффициентом умножени  2 раз при существенном уменьшении габаритных размеров устройства. Повышение надежности достигаетс  за счет сокращени  количества используемых в устройстве деталей и работы при высоких уровн х сигнала.The proposed frequency multiplier allows to obtain a stable amplitude of the output signal with a multiplication factor of 2 times with a significant decrease in the overall dimensions of the device. Increased reliability is achieved by reducing the number of parts used in the device and operating at high signal levels.

Поставленна  цель достигаетс  тем, что устройство, содержащее входной, выходной и общий выводы дл  подключени  источника импульсного сигнала и нагрузки, соответственно, а также дифференцирующие цепи, диоды и инверторы, выполнено в виде N блоков, вход первого из которых соединен с входным выводом, выход последнего - с выходным выводом, а выход каждого предыдующего - с входом последующего , причем каждый блок включает дифференцирующую цепь, включенную между его входом и указанным общим выводом, выход которой через первый диод соединен с первым входом дополнительно введенной в каждой из блоков схемы ИЛИ, а через второй диод с входом инвертора, выходом соединенного с вторым входом схемы ИЛИ, выход которого образует выход блока. Посто нна  времени дифференцирующей цепи удовлетвор ет условию, при которомThe goal is achieved by the fact that a device containing input, output and common leads for connecting a source of a pulse signal and a load, respectively, as well as differentiating circuits, diodes and inverters, is made in the form of N blocks, the first input of which is connected to the input lead, output the last - with the output pin, and the output of each previous one - with the next input, each block includes a differentiating circuit connected between its input and the specified common output, the output of which through the first diode is connected to ne vym input was additionally introduced in each of the blocks of OR gate and via a second diode with an inverter input, output connected to the second input of OR gate whose output forms the output unit. The time constant of the differentiating circuit satisfies the condition in which

0,5 ги  0.5 g

ги - gi -

UIQUiq

U(1)где т ц -посто нна  времени дифференцирующей цепи;U (1) where m is the time of the differentiating chain;

- длительность импульса на входе дифференцирующей цепи; - pulse duration at the input of the differentiating circuit;

U(1), U(o) - напр жени  логической единицы и логического нул  схемы ИЛИ соответствующего блока.U (1), U (o) is the voltage of a logical unit and the logical zero of the OR circuit of the corresponding block.

На фиг. 1 изображена функциональна  схема двоичного умножител  частоты; на фиг. 2 - эпюры напр жений, по сн ющие работу двоичного умножител .FIG. 1 shows the functional scheme of the binary frequency multiplier; in fig. 2 - voltage plots that illustrate the operation of a binary multiplier.

Двоичный умножитель частоты состоит из N блоков. Каждый блок включает дифференцирующую цепь, состо щую из конденсатора 1 и резистора 2, диодов 3 и 4, инвертор, включающий транзистор 5 и резистор 6 и схему ИЛИ 7. В каждом блоке дво- ичного умножител  частоты вход дифференцирующей цепи соедин ют с источником импульсного напр жени , подле- жающего умножению, выход к двум диодам 3 и 4, служащих дл  передачи положительной пол рности продифференцированного входного сигнала на первый вход схемы ИЛИ и отрицательного продифференцированного сигнала на вход инвертора, собранного , на полевом транзисторе 5 и резисторе 6 в цепи истока, Выход первого диода 3 соединен с первым входом схемы ИЛИ 7, а выход второго диода 4 - с входом инвертора . Выход инвертора соединен с вторым входом схемы ИЛИ 7.The binary frequency multiplier consists of N blocks. Each block includes a differentiating circuit consisting of a capacitor 1 and a resistor 2, diodes 3 and 4, an inverter comprising a transistor 5 and a resistor 6 and an OR circuit 7. In each block of a double frequency multiplier, the input of the differentiating circuit is connected to a pulse source. multiplication, output to two diodes 3 and 4, which are used to transmit the positive polarity of the differentiated input signal to the first input of the OR circuit and the negative differentiated signal to the input of the inverter, collected at the field transition accumulator 5 and the resistor 6 in the source circuit, output of the first diode 3 is connected to a first input of OR gate 7, and the output of the second diode 4 - to the input of the inverter. The output of the inverter is connected to the second input of the circuit OR 7.

Двоичный умножитель частоты работает следующим образом.Binary frequency multiplier works as follows.

На вход дифференцирующей цепи подают последовательность пр моугольных импульсов со скважностью два (меандр) (эпюра 9, на фиг. 2). Если дл  умножени  выбран синусоидальный сигнал, то он предварительно ограничиваетс  или подаетс  на компаратор с нулевым уровнем опорного напр жени . На выходе дифференцирующей цепи получаем импульсы положительной и отрицательной пол рности (эпюра 10 на фиг. 2), положительные импульсы передаютс  через диод 3 на первый вход логической схемы ИЛИ 7 (эпюра 11 на фиг. 2). Длительность выходного импульса на выходе схемы ИЛИ 7 определ етс  временем превышени  дифференциальным импульсом на первом входе порога срабатывани  схемы ИЛИ; Дл  получени  на выходе схемы ИЛИ импульсов длительностью в два раза меньше входного импульса, посто нна  времени дифференцирующей цепи выбираетс  из равенстваA sequence of rectangular pulses with a duty cycle of two (square wave) is applied to the input of the differentiating circuit (plot 9, Fig. 2). If a sinusoidal signal is chosen for multiplication, it is previously limited or fed to a comparator with a zero level of the reference voltage. At the output of the differentiating circuit, we obtain pulses of positive and negative polarity (plot 10 in Fig. 2), positive pulses are transmitted through diode 3 to the first input of the logic circuit OR 7 (plot 11 in Fig. 2). The duration of the output pulse at the output of the OR 7 circuit is determined by the time it takes for the differential pulse at the first input to trigger the OR circuit; To produce at the output of the circuit OR pulses with a duration of two times less than the input pulse, the time constant of the differentiating circuit is chosen from the equality

-г - ° 5Ги-r ° 5 Ge

и(1)and (1)

где Гц -посто нна  времени дифференцирующей цепи;where Hz is the constant time of the differentiating circuit;

т и -длительность импульса на входе дифференцирующей цепи;t and is the pulse duration at the input of the differentiating circuit;

U(i), U(o) - напр жение логической единицы и логического нул  логической схемы ИЛИ выбранной серии.U (i), U (o) is the voltage of the logical unit and logical zero of the OR circuit of the selected series.

00

5five

00

5five

00

5five

Claims (2)

1.Двоичный умножитель частоты, содержащий входной, выходной и общий выводы дл  подключени  источника импульсного сигнала и нагрузки, соответственно , в также дифференцирующие цепи, диоды и инверторы, отличающийс  тем, что, с целью повышени  стабильности амплитуды выходного сигнала и надежности , он выполнен в виде N блоков, вход переого из которых соединен с входным выводом , выход последнего - с выходным выводом , а выход каждого преды дующего - с входом последующего, причем каждый блок включает дифференцирующую цепь, включенную между его входом и указанным об- щим выводом, выход которой через первый диод соединен с первым входом дополнительно введенной в каждый из блоков схемы ИЛИ, а через второй диод - с входом инвертора , выходом соединенного с вторым входом схемы ИЛИ, выход которой образует выход блока.1. A binary frequency multiplier containing input, output and common leads for connecting a source of a pulse signal and a load, respectively, also to differentiating circuits, diodes and inverters, characterized in that, in order to increase the stability of the output signal amplitude and reliability, it is made N blocks, the input of the second of which is connected to the input terminal, the output of the latter is connected to the output terminal, and the output of each previous one is connected to the next one, each block including a differentiating circuit connected between it and the stroke and the indicated common output, the output of which through the first diode is connected to the first input of the OR circuit additionally introduced into each block, and through the second diode to the input of the inverter, the output connected to the second input of the OR circuit, whose output forms the output of the block. 2.Умножитель поп. 1,отличающийс  тем, что посто нна  Гц времени дифференцирующей цепи удовлетвор ет условию, при котором2. The multiplier pop. 1, characterized in that the constant Hz of the time of the differentiating chain satisfies the condition that 0,5 ги0.5 g InIn г и , л U ( о )g and l u (o) U(i)U (i) где Ти - длительность импульса на входе дифференцирующей цепи;where Ti is the pulse duration at the input of the differentiating circuit; U(i), U(o) - напр жение логической единицы и логического нул  схемы ИЛИ соответствующего блока.U (i), U (o) is the voltage of the logical unit and logical zero of the OR circuit of the corresponding block.