SU1723583A2 - Device for digital magnetic recording - Google Patents

Abstract

Изобретение относитс  к приборостроению , а именно к цифровой магнитной записи информации на движущийс  магнитный носитель. Целью изобретени   вл етс  повышение надежности цифровой магнитной записи за счет обеспечени  возможности применени  более надежных многоинтервальных способов записи. Возможность применени  сложных многоинтервальных способов записи информации достигаетс  введением в устройство дополнительных св зей, по которым внос тс  дополнительные признаки, определ ющие правила записи . Дл  осуществлени  изменений в блок пам ти введен дополнительный выход, а в формирователь - дополнительные входы. 1 з.п.ф-лы, 1 ил.This invention relates to instrumentation engineering, in particular to digital magnetic information recording on a moving magnetic medium. The aim of the invention is to improve the reliability of digital magnetic recording by providing the possibility of using more reliable multi-interval recording methods. The possibility of using complex multi-interval methods for recording information is achieved by introducing additional links into the device, along which additional features are inserted that define the rules for writing. To make changes in the memory block, an additional output was introduced, and additional inputs were added to the shaper. 1 hp ff, 1 ill.

Description

Изобретение относитс  к приборостроению , а именно к магнитной записи информации на движущийс  магнитный носитель, и  вл етс  усовершенствованием изобретени  по авт.св. № 1223291.The invention relates to instrument making, namely to magnetic recording of information on a moving magnetic medium, and is an improvement of the invention according to the author. No. 1223291.

Известно устройство дл  магнитной записи , которое содержит задающий генератор , аналого-цифровой преобразователь, блоки синхронизации, управлени  и пам ти , а также блоки выделени  массива и зоны информации, блок магнитной записи.A device for magnetic recording is known which contains a master oscillator, an analog-to-digital converter, synchronization, control and memory blocks, as well as blocks for extracting an array and an information zone, a magnetic recording block.

Однако это устройство не осуществл ет предварительную коррекцию записываемого сигнала (предкомпенсацию).However, this device does not pre-correct the recorded signal (precompensation).

Известно также устройство дл  цифровой магнитной записи, которое содержит формирователь тактовых сигналов, синхронизирующую шину, входной регистр, шину данных, посто нное запоминающее устройство , а также управл емый формирователь сигнала записи.It is also known a device for digital magnetic recording, which contains a clock generator, a synchronization bus, an input register, a data bus, a persistent storage device, as well as a controlled recorder of the recording signal.

Недостатками данного устройства  вл ютс  невозможность увеличить окно детек- тировани  дл  переходов сигналов, соответствующих информационным единицам , и большой объем посто нного запоминающего устройства.The disadvantages of this device are the inability to increase the detection window for transitions of signals corresponding to the information units, and a large amount of permanent storage.

По основному авт.св. № 1223291 известно устройство дл  цифровой магнитной записи , которое содержит регистр, подсоединенный входом к входной шине данных и подключенный выходами к адресным входам блока пам ти, соединенного другими адресными входами с входными шинами управл ющих сигналов, формирователь тактовых сигналов, подсоединенный входом к входной шине синхросигнала, триггер и первую и вторую входные шины, а также двоичный счетчик, подсоединенныйAccording to the main auth. No. 1223291, a device for digital magnetic recording is known which contains a register connected by an input to an input data bus and connected by outputs to address inputs of a memory unit connected by other address inputs to control input buses, a clock driver connected by an input to an input bus of a sync signal trigger and the first and second input buses, as well as a binary counter connected

VJVj

ГО GJ СП 00GO GJ SP 00

СОWITH

юYu

синхронизирующим входом и входом загрузки соответственно к первому и второму выходам формировател  тактовых сигналов и соединный входами параллельного занесени  с выходами состо ни  блока пам ти , снабженного дополнительной шиной управл ющего сигнала, подсоединенной к его управл ющему входу, а пр мой и инверсный выходы триггера соединены соответственно с первой и второй выходными шинами, причем выход переноса двоичного счетчика подключен к синхронизирующему входу триггера, инверсный выход которого соединен с его информационным входом, а второй выход формировател  тактовых сигналов подключен к регистру.sync input and load input respectively to the first and second outputs of the clock generator and connected inputs of parallel recording with the outputs of the state of the memory unit equipped with an additional control signal bus connected to its control input, and the forward and inverse outputs of the trigger are respectively connected with the first and second output buses, and the transfer output of the binary counter is connected to the synchronization input of the trigger, the inverse output of which is connected to its information output in course, and the second output of the clock clock is connected to the register.

К недостаткам описанного устройства относитс  ограниченна  возможность применени  сложных многоинтервальных кодов и св занна  с этим низка  надежность записи цифровой информации.The disadvantages of the described device are the limited possibility of using complex multi-slot codes and the associated low reliability of recording digital information.

Целью изобретени   вл етс  увеличение надежности цифровой магнитной записи за счет обеспечени  возможности применени  более сложных многоинтервальных кодов.The aim of the invention is to increase the reliability of digital magnetic recording by providing the possibility of using more complex multi-slot codes.

Указанна  цель достигаетс  тем, что в устройстве по авт.св. N 1223291 дополнительный выход блока пам ти и выход переноса двоичного счетчика подключены к соответствующим дополнительным входам формировател  тактовых импульсов, кроме того, сам формирователь тактовых импульсов выполнен в виде счетчика, D-триггера, элемента И и элемента ИЛИ, при этом син- хровходы счетчика и D-триггера  вл ютс  входом формировател  тактовых импульсов , выход переноса счетчика соединен с одним входом элемента ИЛИ, другой вход которого подключен к выходу элемента И, а выход- к D-входу D-тригера, входы элемента И  вл ютс  соответствующими дополнительными входами формировател  тактовых импульсов, а выход D-триггера - выходом формировател . Введенные дополнительные св зи внрс т на вход формировател  тактовых сигналов дополнительные признаки , по которым производитс  смещение момента подключени  тока записи, что позвол ет использовать более надежные многоинтервальные коды (ЗРМ и др.).This goal is achieved by the fact that in the device according to auth.St. N 1223291 an additional output of the memory unit and a binary counter transfer output are connected to the corresponding additional inputs of the clock generator, in addition, the clock generator itself is designed as a counter, a D-flip-flop, an AND element and an OR element, while the synchronous inputs of the counter and D-flip-flops are the input of the clock pulse generator, the counter transfer output is connected to one input of the OR element, another input of which is connected to the output of the AND element, and the output to the D input of the D-trigger, the inputs of the AND element are sponding input of the additional clock pulses and the output of D-flip-flop - shaper output. Introduced additional connections to the input of the clock signal generator are additional features that are used to shift the moment of connection of the recording current, which allows the use of more reliable multi-interval codes (SPM, etc.).

На чертеже показана структурна  схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит формирователь 1 тактовых сигналов, включающий в себ  счетчик 7, выход которого  вл етс  одним выходом формировател  1, а также D-триг- гер 10, пр мой выход которого  вл етс  вторым выходом формировател  1, синхровходы счетчика 7 и D-триггера 10 объединены между собой и  вл ютс  входом формировател  1, кроме того, выход переноса счетчика 7 подсоединен к одному из входов элемента ИЛИ 9, выход которогоThe device contains a clock driver 1, which includes a counter 7, the output of which is one output of the driver 1, as well as a D-flip-flop 10, the direct output of which is the second output of the shaper 1, synchronous inputs of the counter 7 and D-flip-flop 10 combined with each other and are the input of the imager 1, in addition, the transfer output of the counter 7 is connected to one of the inputs of the element OR 9, the output of which

подсоединен к D-входу D-триггера 10, а второй вход элемента ИЛИ 9 подсоединен к выходу элемента И 8, оба входа которого, в свою очередь,  вл ютс  дополнительными входами формировател  1 тактовых сигна0 лов. Устройство дл  цифровой магнитной записи также содержит регистр 2, посто нное запоминающее устройство 3, управл емый формирователь 4 сигнала записи, включающий в себ  двоичный счетчик 5 иconnected to the D-input of the D-flip-flop 10, and the second input of the element OR 9 is connected to the output of the element And 8, both of which, in turn, are additional inputs of the shaper 1 clock signals. The digital magnetic recording device also comprises a register 2, a persistent storage device 3, a controlled write signal generator 4 including a binary counter 5 and

5 триггер 6. Вход формировател  1 подсоединен к синхронизирующей шине а, а один из входов регистра 2 - к шине б данных устройства . Выходы регистра 2 объединены с адресными входами посто нного5 trigger 6. The driver input 1 is connected to the synchronization bus a, and one of the inputs of the register 2 to the device data bus b. The outputs of register 2 are combined with the address inputs of a constant

0 запоминающего устройства 3, другие адресные и управл ющий вход которого подключены к управл ющим шинам устройства. Выходы сигналов состо ний посто нного запоминающего устройства 3 объединены0 of the memory device 3, the other address and control inputs of which are connected to the control buses of the device. The outputs of the signals of the states of the persistent storage device 3 are combined

5 входами регистра 2, а выходы сигналов управлени  посто нного запоминающего устройства 3 - входами параллельного занесени  двоичного счетчика 5. Вход синхронизации счетчика 5 подсоединен к одно0 му из выходов формировател  1, а вход загрузки счетчика 5 подсоединен параллельно к другому выходу формировател  1 и синхронизирующему входу регистра 2. Выход переноса двоичного счетчика 5 подклю5 чен к синхронизирующему входу триггера 6, информационный вход которого объединен с его инверсным входом, а пр мой и инверсный выходы триггера 6  вл ютс  выходами устройства.5 inputs of the register 2, and outputs of the control signals of the permanent storage device 3 - the inputs of the parallel input of the binary counter 5. The synchronization input of the counter 5 is connected to one of the outputs of the imaging unit 1, and the input of the loading of the counter 5 is connected in parallel to another output of the imaging device 1 and the synchronizing input register 2. The transfer output of binary counter 5 is connected to the synchronization input of trigger 6, whose information input is combined with its inverse input, and the direct and inverse outputs of trigger 6 are device outputs.

0 По сигналам, поступающим с синхронизирующей шины а устройства, формирователем 1 вырабатываютс  две последовательности синхронизирующих импульсов ж1 и ж2. Последовательность0 According to the signals coming from the sync bus and the device, driver 1 produces two sequences of clock pulses W1 and W2. Sequence

5 ж1 подаетс  на суммирующий вход двоичного счетчика 5, а последовательность ж2 подаетс  на вход загрузки счетчика 5 и синхронизирующий вход регистра 2. В регистре 2 запоминаетс  текущий код состо ний и5 x1 is fed to the summing input of binary counter 5, and the sequence x2 is fed to the load input of counter 5 and the clock input of register 2. In register 2, the current status code is stored and

0 очередной бит информации, поступающий с шины данных б. Код состо ний формируетс  в посто нном запоминающем устройстве 3 и поступает на входы регистра 2. На адресные входы посто нного запоминающего ус5 тройства 3 подаютс  сигналы с выходов регистра 2 и управл ющие сигналы в1-вЗ. Сигнал в1 определ ет, производитс  запись или маркирование. Сочетанием в2, вЗ определ етс  способ кодировани  информации. Кроме того, на управл ющий вход посто нного запоминающего устройства 3 поступает сигнал разрешени  записи в4. В случае активного состо ни  из посто нного запоминающего устройства 3 выбираетс  информационное слово, содержащее код управлени  д1-д4 и код состо ни  г1-г4.0 next bit of information coming from the data bus b. The state code is formed in the permanent storage device 3 and is fed to the inputs of the register 2. Signals from the outputs of the register 2 and the control signals B1-O3 are sent to the address inputs of the permanent storage device 3. Signal B1 determines if recording or marking is being performed. The combination of B2, V3 determines the way information is encoded. In addition, the control input of the persistent storage device 3 receives a write enable signal b4. In the case of an active state, an information word is selected from the read-only memory 3, containing the control code e1-e4 and the status code r1-g4.

При поступлении импульса тактовой частоты ж2 происходит запоминание выработанных сигналов состо ний в регистре 2 в виде кода состо ни  и загрузки в счетчик 5 кода управлени . В зависимости от очередного бита информации происходит переход от текущего кода состо ни  к одному из двух последующих кодов состо ни . В двоичный счетчик 5 загружаютс  коды управлени  д1-д4 в начале каждого такта, а между импульсами сигнала ж2 содержатс  п импульсов сигнала опорной частоты ж1. Введенный дополнительный выход в посто нном запоминающем устройстве 3 означает два блока пам ти увеличение информационной емкости дл  хранени  дополнительного признака, определ ющего правило кодировани  данных. Этот признак сравниваетс  с сигналом переноса двоичного счетчика 5 на элементе И 8. Результат сравнени , в свою очередь, сравниваетс  с сигналом переноса счетчика 7 на элементе ИЛИ 9. Сигнал с выхода элемента ИЛИ 9 далее записываетс  в триггер 10, который тактируетс  сигналом, поступающим с синхронизирующей шины а. Выход триггера 10  вл етс  тактовым сигналом ж2. Это позвол ет сформировать импульс ж2 либо в тот же момент, что и в известном устройстве, либо раньше него при наличии на дополнительных входах формировател  1 определ ющих признаков. Таким образом, введенные св зи внос т признаки, по которым в формирователе тактовых сигналов осуществл етс  смещение положени  импульсов тактовой последовательности ж2 относительно друг друга, что позвол ет в итоге смещатьWhen a clock pulse frequency w2 arrives, the generated state signals in register 2 are stored in the form of a state code and loaded into the counter 5 of the control code. Depending on the next bit of information, a transition occurs from the current state code to one of the two subsequent state codes. The binary counter 5 is loaded with the control codes e1-e4 at the beginning of each clock, and between the pulses of the signal g2 there are n pulses of the signal of the reference frequency g1. The introduced additional output in the persistent storage device 3 means two memory blocks an increase in the information capacity for storing an additional feature defining the data encoding rule. This feature is compared with the transfer signal of the binary counter 5 on the element AND 8. The result of the comparison, in turn, is compared with the transfer signal of the counter 7 on the element OR 9. The signal from the output of the element OR 9 is then recorded in the trigger 10, which is clocked by the signal coming from sync bus a. The output of trigger 10 is a clock signal w2. This makes it possible to generate a pulse w2 either at the same time as in the known device, or before it, if there are defining features at the additional inputs of the driver 1. Thus, the introduced links introduce signs according to which, in the clock generator, the position of the pulses of the clock sequence x2 is shifted relative to each other, which allows us to eventually shift

момент подключени  тока записи на шинах е1, е2, так как при наличии на дополнительных входах формировател  1 активных состо ний в двоичный счетчик 5 загружаютс  коды управлени  д1-д4 ужеthe moment when the write current is connected to the buses e1, e2, since, if there are 1 active states on the additional inputs of the imaging unit 1, the control codes e1-e4 are loaded into the binary counter 5

не в начале такта, а между импульсами переноса счетчика 7.not at the beginning of a cycle, but between pulses of transfer of the counter 7.

Предлагаемое устройство позвол ет использовать дл  записи сложные многоинтервальные коды, что повышает надежностьThe proposed device makes it possible to use complex multiinterval codes for recording, which increases reliability.

цифровой записи.digital recording.

Claims (2)

Формула изобретени  Т. Устройство дл  цифровой магнитной записи по авт.св. № 1223291, отличающеес  тем, что, с целью повышени Claims of the Invention T. The device for digital magnetic recording according to the author. No. 1223291, characterized in that, in order to increase надежности записи, дополнительный выход блока пам ти и выход переноса двоичного счетчика подключены к соответствующим дополнительным входам формировател  тактовых импульсов.recording reliability, the additional output of the memory unit and the transfer output of the binary counter are connected to the corresponding additional inputs of the clock generator. 2. Устройство по п. 1, о т л и ч а ю щ е ес   тем, что формирователь тактовых импульсов выполнен в виде счетчика, D-триг- гер, элемента И и элемента ИЛИ, при этом синхровходы счетчика и D-триггера  вл ютс  входами формировател  тактовых импульсов , выход переноса счетчика соединен с одним входом элемента ИЛИ, другой вход которого подключен к выходу элемента И, а выход - к D-входу D-триггера, входы элемента И  вл ютс  соответствующими дополнительными входами формировател  тактовых импульсов, а выход D-триггера - выходом формировател  тактовых импульсов .2. The device according to claim 1, that is, in that the clock pulse generator is made in the form of a counter, a D-flip-flop, an AND element and an OR element, while the synchronous inputs of the counter and the D-flip-flop are The inputs of the clock generator, the transfer output of the counter is connected to one input of the OR element, the other input of which is connected to the output of the AND element, and the output to the D input of the D-flip-flop, the inputs of the AND element are the corresponding additional inputs of the clock generator, and the output D-flip-flop - output of the clock pulse clock mapper owls.