SU1718371A1 - Device to separate single pulse out of the series - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники . Цель изобретени  -повышение точности выделени  импульса при одновременном повышении надежности - достигаетс  введением элемента 6 задержки и элемента И-НЕ 5. Устройство также содержит триггеры 1-3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, шину 7 тактовых импульсов, шину 8 управлени  и выходную шину 9.2 ил.The invention relates to a pulse technique and can be used in automation and computing devices. The purpose of the invention is to improve the accuracy of the pulse selection while improving reliability - achieved by the introduction of the delay element 6 and the NAND element 5. The device also contains triggers 1-3, the EXCLUSIVE OR 4 element, the clock bus 7, the control bus 8 and the output bus 9.2 or .

Description

Ъ9B9

СЛSL

СWITH

чh

«ш"W

0000

ыs

4four

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники .The invention relates to a pulse technique and can be used in automation and computing devices.

Цель изобретени  - повышение точности выделени  импульса при одновремен- .ном повышении надежности работы.The purpose of the invention is to improve the accuracy of the pulse emission while simultaneously increasing the reliability of operation.

На фиг. 1 приведена электрическа  функциональна  схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу .FIG. 1 shows the electrical functional scheme of the device; in fig. 2 - time diagrams that show his work.

Устройство содержит первый, второй и третий триггеры 1-3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И-НЕ 5, элемент 6 задержки, шину 7 тактовых импульсов, шину 8 управлени  и выходную шину 9.The device contains the first, second and third triggers 1-3, the EXCLUSIVE OR element and the AND-NOT element 5, the delay element 6, the clock bus 7, the control bus 8 and the output bus 9.

D-вход первого триггера 1 соединен с шиной 7 тактовых импульсов и с первым входом элемента 4 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с пр мым выходом первого триггера 1, С-вход которого соединен с шиной 8 управлени  и с С-вхо- дом второго триггера 2. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 соединен с первым входом элемента И-НЕ 5, выход которого соединен с выходной шиной 9 и с С-входом третьего триггера 3, R-вход которого соединен с пр мым выходом второго триггера 2 и через элемент б задержки с вторым входом элемента И-НЕ 5, инверсный выход триггера 3 соединен с R-входом второго триггера 2.The D input of the first trigger 1 is connected to the bus 7 clock pulses and to the first input of element 4 EXCLUSIVE OR, the second input of which is connected to the direct output of the first trigger 1, the C input of which is connected to the bus 8 of the control and to the C input of the second trigger 2. The output of the EXCLUSIVE OR element 4 is connected to the first input of the element AND-HE 5, the output of which is connected to the output bus 9 and to the C input of the third trigger 3, the R input of which is connected to the forward output of the second trigger 2 and through element b delays with the second input element AND-NOT 5, the inverse output of the trigger 3 connected to the R input of the second trigger 2.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии на шине 8 управл ющий сигнал отсутствует, на шину 7 поступает непрерывна  последовательность тактовых импульсов (фиг, 2в) на выходе D- триггера 2 находитс  нулевой потенциал, который удерживает в нулевом состо нии по R-входу D-триггер З, с инверсного выхода которого на R-вход D-триггера 2 поступает единичный потенциал, разрешающий изменение состо ни  D-триггеру 2 по С-входу при по влении управл ющего сигнала. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 формируетс  непрерывна  последовательность импульсов единичного потенциала (фиг. 2d), совпадающих с тактовых импульсами при нулевом состо нии D-триггера 1 и с паузами между тактовыми импульсами при единичном состо нии D-триггера 1. Нулевой потенциал с выхода D-триггера 2 через элемент 6 задержки поступают на .первый вход элемента И-НЕ 5, устанавлива  и удержива  на его выходе до по  влени  управл ющего сигнала единичный потенциал и запреща  тем самым прохождение на выходную шину 9 через элемент И-НЕ 5 импульсов с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4. Единичный потенциал с выхода элемента И-НЕ 5 поступает на выходную ши; ну 9 и свидетельствует от отсутствии на ней выдел емого импульса (импульс выдел етс In the initial state on bus 8, there is no control signal, bus 7 receives a continuous sequence of clock pulses (FIG. 2c) at the output of D-flip-flop 2, there is a zero potential that holds in the zero state on the R input D-flip-flop H, from the inverse output of which, to the R input of the D-flip-flop 2, a single potential flows, allowing the state to change to the D-flip-flop 2 via the C-input when a control signal appears. At the output of the EXCLUSIVE OR 4 element, a continuous sequence of unit potential pulses (Fig. 2d) is formed, coinciding with the clock pulses at the zero state of D-flip-flop 1 and with pauses between the clock pulses at the single state D-flip-flop 1. Zero potential from output D -trigger 2 through the delay element 6 arrive at the first input of the element AND-NOT 5, setting and holding at its output until the control signal appears a single potential and thus prohibits the passage to the output bus 9 through the element AND-NOT 5 imp. sov output from the exclusive OR gate 4. A single potential output from the AND-NO element 5 is supplied to an output shi; Well, 9 and indicates the absence of a separated pulse on it (the pulse is emitted

на выходной шине 9 нулевым потенциалом). Передним фронтом управл ющего сигнала (по перепаду с нулевого в единичный потенциал) D-триггер 1 по С-входу устанавливаетс  в нулевое состо ние (фиг. 2с, ti) вon the output bus 9 zero potential). The leading edge of the control signal (by the difference from zero to one potential) D-flip-flop 1 at the C input is set to the zero state (Fig. 2c, ti) to

случае, если управл ющий сигнал по вл етс  на шине 8 во врем  паузы между тактовыми импульсами на шине 7, и в единичное состо ние - в противном случае (фиг. 2с, т,4). Одновременно передним фронтом управл ющего сигнала D-триггер 2 устанавливаетс  по С-входу в единичное состо ние {фиг. 2е, ti, t-q). Единичный потенциал с выхода D- триггера 2 поступает на R-вход D-триггера 3, разреша  изменение состо ни  d-триггеру 3 по С-входу. Кроме того, единичный потенциал с выхода d-триггера 2 поступает через элемент 7 задержки на первый вход элемента И-НЕ 5, разреша  прохождение в инверсном виде на выходную шину 9 черезif the control signal appears on bus 8 during the pause between clock pulses on bus 7, and in one state otherwise - (Fig. 2c, t, 4). At the same time, the leading edge of the control signal, D-flip-flop 2, is set at the C input to a single state {Fig. 2e, ti, t-q). A single potential from the output of D-flip-flop 2 is fed to the R input of D-flip-flop 3, allowing the state change of d-flip-flop 3 to the C input. In addition, the unit potential from the output of the d-flip-flop 2 is fed through the delay element 7 to the first input of the AND-NOT element 5, allowing passage in the inverse form onto the output bus 9 through

элемент И-НЕ 5 единичных импульсов с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4. Элемент 6 задержки обеспечивает задержку по влени  единичного потенциала на первом входе элемента И-НЕ 5 относительно его по влени  на выходе D-триггера 2 на врем  срабатывани  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (т.эл.задь Т.Эл.искл.или ), ЧТО обеспечивает пропускание через элемент И-НЕ 5 в инверсном виде на выходную шину 9 с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 единичных импульсов длительностью только ги или гп , т.е. только полных импульсов (ги, Тп - длительности тактовых импульсов и пауз между тактовыми импульсами соответственно).element AND-NOT 5 single pulses from the output of the EXCLUSIVE OR element 4. Delay element 6 provides a delay in the appearance of a single potential at the first input of the AND-NE element 5 relative to its appearance at the output of D-flip-flop 2 for the response time of the EXCLUSIVE OR 4 element (t .al. back. El.excl. or) THAT provides transmission through the element AND-NOT 5 in inverse form on the output bus 9 from the output of the element EXCLUSIVE OR 4 single pulses of duration g only or rn, i.e. only full pulses (gi, Tn - durations of clock pulses and pauses between clock pulses, respectively).

После установки единичного потенциала на первом входе элемента И-НЕ 5 очередной полный единичный импульс (длительностью или тп) с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 проходит через элемент И-НЕ 5 на зыходную шину 9 нулевым потенциалом. При по влении нулевого потенциала на выходи элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 устанавливаетс  единичныйAfter the unit potential at the first input of the element AND-HE 5 is set, the next full unit impulse (duration or mn) from the output of the EXCLUSIVE OR 4 element passes through the element AND-HE 5 to the output bus 9 with zero potential. When a zero potential appears at the output of the EXCLUSIVE OR 4 element, a single

потенциал на выходе элемента И-НЕ 5, и соответственно на выходной шине 9. Таким образом, на выходной шине 9 выдел етс  нуле&йм -потенциалом импульс длительностью fywitf Tn (фиг. 2f).the potential at the output of the element IS – NE 5 and, accordingly, on the output bus 9. Thus, on the output bus 9, the zero – amp potential of a pulse of duration fywitf Tn is released (Fig. 2f).

3aftrtw фронтом выделенного на выходной 9 нулевого импульса (по перепаду с нулевого в единичный потенциал) D-триггер З по С-входу устанавливаетс  в единичное состо ние и нулевым потенциалом с инверсного выхода обнул ет по R-вхо- ду D-триггер 2 (фиг. 2е, ta, te). Нулевой потенциал с выхода D-триггера 2 через элемент 6 задержки подтверждает и удерживает до по влени  следующего управл - ющего сигнала единичный потенциал на выходе элемента И-НЕ 5 и на выходной шине 9, запреща  тем самым дальнейшее прохождение на выходную шину 9 через элемент И-НЕ 5 очередных единичных им- пульсов с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4. Кроме того, нулевой потенциал с выхода D-триггера 2 обнул ет по R-входу D-триггер 3, с инверсного выхода которого на R-вход D-триггера 2 поступает единич- ный потенциал, разрешающий изменение состо ни  D-триггеру 2 по С-входу при по влении следующего управл ющего сигнала. Таким образом, устройство возвращаетс  в исходное состо ние. При по в- лении следующего управл ющего сигнала на шине 8 цикл работы устройства по выделению импульса повтор етс .3aftrtw with the front of the zero pulse allocated to the output 9 (by the difference from zero to one potential) The D flip-flop 3 at the S-input is set to one state and by the zero potential from the inverse output zooms at the R-input D-flip-flop 2 (Fig 2e, ta, te). The zero potential from the output of D-flip-flop 2 through delay element 6 confirms and holds up to the occurrence of the next control signal the unit potential at the output of the NAND-5 element and on the output bus 9, thereby prohibiting further passage to the output bus 9 through the AND element - NOT 5 consecutive single pulses from the output of the EXCLUSIVE OR 4 element. In addition, the zero potential from the output of the D-flip-flop 2 wraps the R-input of the D-flip-flop 3, from the inverse of which the R-input of the D-flip-flop 2 comes a single potential allowing change of state nor the D-flip-flop 2 at the C-input when the next control signal appears. Thus, the device returns to its original state. In the presence of the next control signal on bus 8, the operation cycle of the device for pulse extraction is repeated.

Claims (1)

Формула изобретени Invention Formula Устройство дл  выделени  одиночного импульса из серии, содержащее три триггера , D-вход первого из которых соединен с шиной тактовых импульсов и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с пр мым выходом первого триггера, С-вход которого соединен с шиной управлени  и с С-входом второго триггера, выходна  шина, отличающеес  тем, что, с целью повышени  точности выделени  импульса, при одновременном повышении надежности работы, в него введены элемент задержки и элемент И-НЕ, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход - через элемент задержки с пр мым выходом второго триггера и с R-вхо- дом третьего триггера, выход - с выходной шиной и С-входом третьего триггера, инверсный выход которого соединен с R-входом второго триггера.A device for separating a single pulse from a series containing three flip-flops, the D input of the first of which is connected to the clock pulse bus and to the first input of the EXCLUSIVE OR element, the second input of which is connected to the forward output of the first trigger, C input of which is connected to the control bus and with a C-input of a second trigger, an output bus, characterized in that, in order to increase the accuracy of the pulse, while increasing the reliability of operation, a delay element and an NAND element, the first input of which is connected to the output, are introduced into it m EXCLUSIVE OR gate, the second input - via the delay element to a direct output of the second flip-flop and R-input of the third flip-flop, the output - to the output bus and the C-input of the third flip-flop, an inverse output of which is connected to the R-input of the second flip-flop.