SU1711317A1 - Pulse distributor for a four-phase stepping motor control - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано в шаговом Строй / электроприводе на базе четырехфазных двигателей. Цель изобретени  состоит 8 повышении надежности путем исключени  отработки ложных шагов и выпадени  из синхронизма при переключении режима коммутации. Распределитель содержит шины тактовых импульсов 1, реверса 2, выбора режима коммутации 3. стробировани  4, двоичный счетчик 5. п ть мультиплексоров 6-10, триггер 11, элемент И 12, причем выходы мультиплексоров 6-9  вл ютс  выходами распределител , а их адресные входы соединены с разр дными выходами двоичного счетчика 5. Повышение надежности распределител  обеспечиваетс  благодар  корректному переключению режимов коммутации при исключении возможности как выпадени  двигател  из синхронизма, так и отработки ложных шагов при переходах с одного режима коммутации на другой. 2 ил. ы ч The invention relates to electrical engineering and can be used in a step-by-step system / electric drive based on four-phase motors. The purpose of the invention is to increase reliability by eliminating practicing false steps and dropping out of synchronicity when switching the switching mode. The distributor contains clock clock buses 1, reverse 2, switching mode selection 3. gating 4, binary counter 5. five multiplexers 6–10, trigger 11, element 12, the outputs of multiplexers 6–9 being the outputs of the distributor, and their address the inputs are connected to the bit outputs of the binary counter 5. Improving the reliability of the distributor is ensured by correct switching of the switching modes while eliminating the possibility of the engine falling out of synchronism, as well as practicing spurious steps during transitions from one wired switching mode to another. 2 Il. s h

Description

Изобретение относитс  к электротехнике и может быть использовано в шаговом электроприводе на базе четырехфазных двигателей. .The invention relates to electrical engineering and can be used in a stepper electric drive based on four-phase motors. .

Известен распределитель импульсов дл  управлени  четырехфазным шаговым двигателем, содержащий шины управлени , тактовых импульсов, реверса и двоичный счетчик, тактовый вход которого подключен к шине тактовых импульсов, а вход дл  разрешени  счета соединен с шиной управлени .A pulse distributor for controlling a four-phase stepper motor is known, comprising control buses, clock pulses, reverse and a binary counter, the clock input of which is connected to the clock bus, and the input for enabling counting is connected to the control bus.

Недостатком данного устройства  вл ютс  ограниченные эксплуатационные возможности . Распределитель обеспечивает только один режим четырехтактной коммутации с парным включением фазных обмоток в каждом такте коммутации. В распределителе не обеспечиваетс  и возможность сто нки с обесточенными обмотками без потери информации.The disadvantage of this device is limited operational capabilities. The distributor provides only one four-cycle switching mode with a pair of switching on the phase windings in each switching cycle. The distributor does not provide the possibility of parking with de-energized windings without losing information.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому  вл етс  распределитель импульсов дл  управлени  четырехфазным шаговым двигателем, содержащий шины тактовых импульсов, реверса, выбора режима коммутации и стробиррвани , двоичный счетчик, первый, второй, третий и четвертый мультиплексоры, выходы которых  вл ютс  выходами распределител , стробирующие входы подключены к шине стробировани , первый, второй, третий и четвертый информационные входы соответственно первого, второго, третьего и четвертого мультиплексоров св заны с шиной высокого потенциала , второй информационный вход первого мультиплексора соединен с третьим информационным входам второго. че вертым информационным входом третьего и первым информационным входом четвертого мультиплексоров , остальные входы первого, второго , третьего и четвертого мультиплексоров подключены к общей шине , а их первые и вторые адресные входы соединены соответственно с выходами первого и второго разр дов двоичного счетчика , вход дл  задани  направлени  счета которого св зан с шиной реверса.The closest in technical essence and the achieved result to the proposed is a pulse distributor for controlling a four-phase stepper motor, comprising a bus clock clock, reverse, switching and strobe mode selection, a binary counter, first, second, third and fourth multiplexers, the outputs of which are outputs gates, gating inputs are connected to the gating bus, the first, second, third and fourth information inputs of the first, second, third and fourth m respectively The ultiplexers are connected to a high potential bus; the second information input of the first multiplexer is connected to the third information inputs of the second. the third and the first information inputs of the fourth multiplexer, the remaining inputs of the first, second, third and fourth multiplexers are connected to the common bus, and their first and second address inputs are connected respectively to the outputs of the first and second bits of the binary counter, the input for specifying the direction the accounts of which are associated with the reverse bus.

Недостатком известного распределител   вл етс  низка  надежность, обусловленна  возможностью отработки ложных шагов и тем самым потери информации, а также выпадени  из синхронизма при переключени х режимов коммутации. К примеру , во врем  перемещений на частотах, близких к частоте приемистости шагового двигател , и движении условно влево с включением одной фазной обмотки в каждом такте (1-4-3-2-1-...) переход на режимA disadvantage of the known distributor is low reliability, due to the possibility of practicing false steps and thereby losing information, as well as falling out of synchronicity when switching switching modes. For example, during movements at frequencies close to the frequency of pickup of a stepping motor, and movement is conventionally left with the inclusion of one phase winding in each step (1-4-3-2-1 -...) transition to the mode

коммутации с парным включением обмоток при сохранении направлени  движени  (41- 43-32-21-41-...) будет сопровождатьс  отработкой полутора шагов и ведет такимswitching with a pair of windings, while maintaining the direction of movement (41-43-32-21-41 -...) will be followed up by working out one and a half steps and leads

образом к потере информации с высокой веро тностью выпадени  двигател  из синхронизма . Аналогична  ситуаци  может иметь место и при переходе от режима с парным включением обмоток к режиму сthus, the loss of information with a high probability of the engine falling out of synchronism. A similar situation may occur when switching from a pair-wound mode to a c-mode.

0 поочередным включением фазных обмоток при движении условно вправо, когда, например , при включенных первой и второй обмотках в следующем такте должна включитьс  треть  фазна  обмотка двигател  в0 alternately switching on the phase windings when moving conditionally to the right, when, for example, when the first and second windings are turned on, the third phase of the motor winding should turn on in the next cycle

5 пределах одного такта коммутации.5 within one switching cycle.

Цель изобретени  - повышение надежности путем исключени  возможности отработки ложных шагов и выпадени  из синхронизма при переключени х режимовThe purpose of the invention is to increase reliability by eliminating the possibility of practicing false steps and falling out of synchronicity when switching modes

0 коммутации.0 commutation.

Поставленна  цель достигаетс  тем, что в распределитель импульсов дл  управлени  четырехфазным шаговым двигателем, содержащий шины тактовых импульсов, ре5 верса, выбора режима коммутации и стробировани , двоичный счетчик, первый, второй, третий и четвертый мультиплексоры , выходы которых  вл ютс  выходами распределител , стробирующие входы под0 ключены к шине стробировани , первый, второй, третий и четвертый информационные входы соответственно первого, второго , третьего и четвертого мультиплексоров св заны с шиной высокого потенциала, вто5 рой информационный вход первого мульти- плексора соединен с третьим информационным входом второго и четвертого , информационным входом третьего и первым информационным входом четверто0 го мультиплексоров, остальные информационные входы первого, второго, третьего и четвертого мультиплексоров подключены к общей шине, а их первые и вторые адресные входы соединены соответственно с выхода5 ми первого и второго разр дов двоичного счетчика реверса, дополнительно введены п тый мультиплексор, триггер и элемент И. первый вход которого объединен с тактовым входом триггера и подключен к шине такто0 вых импульсов, выход Св зан с тактовым входом двоичного счетчика, второй вход соединен с выходом п того мультиплексора, первый и четвертый информационные входы которого подключены к общей шине.The goal is achieved by the fact that in a pulse distributor for controlling a four-phase stepper motor, comprising clock busses, pe5vers, switching mode selection and gating, a binary counter, first, second, third multiplexers whose outputs are distributor outputs, gating inputs The first, second, third and fourth information inputs of the first, second, third and fourth multiplexers, respectively, are connected to the high potential bus. a, the second information input of the first multiplexer is connected to the third information input of the second and fourth, the information input of the third and the first information input of the fourth multiplexer, the remaining information inputs of the first, second, third and fourth multiplexers are connected to the common bus, and their first and the second address inputs are connected, respectively, from the outputs 5 of the first and second bits of the binary counter of the reverse, a fifth multiplexer, trigger and element I are added. The first input of which bedinen a clock input of the flip-flop and is connected to the bus takto0 O pulses output coupled to a clock input of the binary counter, a second input coupled to an output of a fifth multiplexer, first and fourth information inputs of which are connected to a common bus.

5 На фиг. 1 представлена функциональна  -схема распределител  импульсов дл  управлени  четырехфазным шаговым двигателем; на фиг.2 - эпюры напр жений в узловых точках схемы на выходах элементов , позиционное обозначение каждого из5 In FIG. 1 shows a functional -speed pulse distributor for controlling a four-phase stepper motor; Fig. 2 shows the voltage plots at the nodal points of the circuit at the outputs of the elements, the reference designation of each of

которых согласно фиг,1 указано в скобках р дом с пор дковым номером эпюры напр жений .which, according to fig. 1, are indicated in brackets next to the sequence number of the stress diagram.

Распределитель содержит шины тактовых импульсов 1, реверса 2. выбора режима коммутации 3, стробировани  4, двоичный счетчик 5, первый 6, второй 7, третий 8, четвертый 9 и п тый 10 мультиплексоры, триггер 11 и элемент И 12, первый вход которого объединен с тактовым входом триггера 11 и подключен к шине 1 тактовых импульсов, второй вход соединен с выходом п того мультиплексора 10, первый и четвертый информационные входы которого подключены к общей шине, второй и третий информационные входы соединены соответственно с инверсным и пр мым выходами триггера 11, информационный вход которого подключен к шине 3 выбора режима коммутации и объединен с первым адресным входом (А) п того мультиплексора 10, второй адресный вход (В) которого св зан с шиной 2 реверса и объединен с входом дл  задани  направлени  счета двоичного счетчика 5, тактовый вход которого подключен к выходу элемента И 12, выходы первого и второго разр дов соединены соответственно с первыми (А) и вторыми (В) адресными входами первого 6, второго 7, третьего 8 и четвертого 9 мультиплексоров, выходы которых  вл ютс  выходами распределител , стробирующие входы подключены к шине 4 стробировани , первый информационный вход первого мультиплексора 6 объединен с вторым информационным входом второго мультиплексора 7, третьим информационным входом третьего мультиплексора 8, чет- вертым информационным входом четвертого мультиплексора 9 и подключен к шине высокого потенциала (En), второй, третий, четвертый и первый,информационные входы соответственно первого б, второго 7, третьего 8 и четвертого 9 мультиплексоров соединены с пр мым выходом триггера 11, а остальные информационные входы первого 6, второго 7, третьего. 8 и четвертого 9 мультиплексоров подключены к общей шине. Элемент И 12 работает в инверсной логике.The distributor contains clock clock busses 1, reverse 2. switch mode selection 3, gating 4, binary counter 5, first 6, second 7, third 8, fourth 9 and fifth fifth multiplexers, trigger 11, and element 12, whose first input is combined with the clock input of the trigger 11 and connected to the bus 1 clock pulses, the second input is connected to the output of the fifth multiplexer 10, the first and fourth information inputs of which are connected to the common bus, the second and third information inputs are connected to the inverse and direct outputs of the trigger, respectively a 11, whose information input is connected to the switching mode selection bus 3 and combined with the first address input (A) of the fifth multiplexer 10, the second address input (B) of which is connected to the reverse bus 2 and combined with the input to specify the counting direction of the binary counter 5, the clock input of which is connected to the output of the And 12 element, the outputs of the first and second bits are connected respectively to the first (A) and second (B) address inputs of the first 6, second 7, third 8 and fourth 9 multiplexers, whose outputs are outputs distribute The strobe inputs are connected to the strobe bus 4, the first information input of the first multiplexer 6 is combined with the second information input of the second multiplexer 7, the third information input of the third multiplexer 8, the fourth information input of the fourth multiplexer 9 and connected to the high potential bus (En), the second , the third, fourth and first, information inputs, respectively, of the first b, second 7, third 8 and fourth 9 multiplexers are connected to the direct output of the trigger 11, and the remaining information inputs Odes first 6, second 7, third. 8 and fourth 9 multiplexers are connected to a common bus. Element And 12 works in inverse logic.

Распределитель работает следующим образом.При подготовке распределител  к работе двоичный счетчик 5 обнул етс , на шины реверса 2 и в ыбора режима коммутации 3 подаютс  потенциальные сигналы, соответствующие заданному направлению движени  и выбранному режиму коммутации обмоток шагового двигател , а триггер 11 устанавливаетс  таким образом, чтобы уровень сигнала на его пр мом выходе совпадал с уровнем сигнала на шине 3 выбора режима коммутации (цепи обнулени  двоичного счетчика 5 и первоначальной установки триггера 11 стандартны и на фиг.2 не пока- 5 заны). Пусть, к примеру, в исходный момент времени Т на шину 2 реверса (эпюра 13) подан сигнал высокого уровн , обуславливающий работу двоичного счетчика 5 в режиме пр мого счета .и соответственноThe distributor works as follows. When preparing the distributor for operation, binary counter 5 is zeroed, potential signals corresponding to the specified direction of movement and the selected switching mode of the stepper motor windings are selected on the reverse 2 buses and in the selection of the switching mode 3, and the trigger 11 is set so that the signal level at its direct output coincided with the signal level on the bus 3 of the switching mode selection (the zero counter of the binary counter 5 and the initial installation of the trigger 11 are standard on f D.2 not shown in 5 are attached). Let, for example, at the initial moment of time T, a high level signal is sent to the bus 2 reverse (plot 13), causing the binary counter 5 to operate in the direct counting mode.

10 движение условно вправо, а на шине 3 (эпюра 1-4} установлен сигнал низкого уровн  с последующей установкой триггера 11 (эпюра 15, пр мой выход) в нулевое состо ние, далее с некоторой задержкой - на шину 410 movement conditionally to the right, and on bus 3 (plot 1-4} a low level signal is set, followed by installation of the trigger 11 (plot 15, direct output) to the zero state, then with some delay on the bus 4

15 стробировани , второй 7, третий 8, четвертый 9 мультиплексоры (эпюры 16-19 соответственно ), и распределитель устанавливаетс  в исходное состо ние, при котором на выходе первого мультиплексора15 gating, second 7, third 8, fourth 9 multiplexers (plots 16-19, respectively), and the valve is reset, at which at the output of the first multiplexer

0 6 (эпюра 16) присутствует сигнал высокого уровн , обуславливающий включение первой фазной обмотки двигател .0 6 (plot 16) a high level signal is present, causing the first phase winding of the motor to turn on.

На второй вход элемента И 12 при при- веденных услови х с пр мого выхода триг5 гера 11 через п тый мультиплексор 10 (эпюра 20) поступает разрешающий сигнал низкого уровн  и при подаче на шину 1 (эпюра 21) отрицательных тактовых импульсов последние проход т череЗ открытый эле0 мент И 12 (эпюра 22) на тактовый вход двоичного счетчика 5. На выходах последнего при поступлении тактовых импульсов формируетс  двоичный адресный код (00-01-10- 11-00-... при движении вправо).Under the given conditions, the second input of the element 12 from the direct output of the trigger 5 11 through the fifth multiplexer 10 (plot 20) receives a low level enable signal and when the negative clock pulses are fed to bus 1 (plot 21) an open element AND 12 (plot 22) to the clock input of the binary counter 5. The binary address code (00-01-10-11-00-00 -... when moving to the right) is formed at the outputs of the latter when the clock pulses arrive.

5 обуславливающий выборку соответствующих информационных входов мультиплексоров 6-9 и тем самым формирование на выходах распределител  кодовых комбинаций (эпюры 16-19) в соответствии с задан0 .ным режимом четырехтактной коммутации с включением одной фазной обмотки в каждом такте (1-2-3-4-1-...). При изменении направлени  движени  путем подачи в момент времени Т2 сигнала низкого уровн  на шину5 which causes the selection of the corresponding information inputs of multiplexers 6–9 and thereby the generation of code combinations (plots 16–19) at the outputs of the distributor in accordance with the specified four-stroke switching mode with the inclusion of one phase winding in each cycle (1-2–3–4 -one-...). When the direction of movement is changed by applying a low level signal to the bus at time T2

5 2 реверса (эпюра 13) на втором адресном входе (В) п того мультиплексора 10 также устанавливаетс  сигнал низкого уровн , что обуславливает прохождение сигнала низкого уровн  с первого информационного вхо0 да п того мультиплексора 10 на второй вход элемента И 12 и поддержание этого элемента в незапертом состо нии. Двоичный счетчик 5 после изменени  уровн  сигнала на шине 2 реверса начинает работать в режиме5 2 reversals (plot 13) at the second address input (B) of the fifth multiplexer 10 also sets a low level signal, which causes the low level signal to pass from the first information input of the fifth multiplexer 10 to the second input of the And 12 element and maintain this element in unlocked state. Binary counter 5, after changing the signal level on bus 2, reverse starts to operate in the mode

5 вычитани , формиру  адресный код дл  мультиплексоров 6-9 а обратной последова-. тельности (00-11-10-01-00-...), благодар  чему обеспечиваетс  формирование в обратной последовательности и выходных сигналов распределител  (эпюры 16-19),5 subtraction, forming the address code for multiplexers 6-9 and the reverse sequence. (00-11-10-01-00 -...), due to which it forms the distributor output signals (plots 16-19) in reverse order and output signals

т.е. отработка перемещени  в противоположном направлении (влево).those. working out the movement in the opposite direction (left).

При необходимости перехода на режим парной коммутации фаз двигател  в процессе движени  на шину 3 выбора режима коммутации , к примеру, в момент времени ТЗ подаетс  потенциальный сигнал высокого уровн  (эпюра 14), записываемый окончанием очередного тактового импульса в момент времени Т4 (по переходу из 0 в 1) в триггер 11 (эпюра 15). На пр мом выходе триггера 11 и на соответствующих информационных входах первого б, второго 7, третьего 8 и четвертого 9 мультиплексоров по вл етс  сигнал высокого уровн , обуславлива  при движении влево подключение дополнительной фазной обмотки двигател  (эпюры 18 и 19) и отработку- полушага в заданном направлении без изменени  текущего адресного кода мультиплексора 6-9, так как в этих услови х тактовый импульс, вызвавший изменение состо ни  триггера 11, не проходит на тактовый вход счетчика 5 через элемент И 12 (эпюра 22). на второй вход которого вплоть до окончани 1 этого тактового импульса через п тый мультиплексор 1.0 (эпюра 20) поступает запрещающий сигнал высокого уровн  с инверсного выхода триггера 11, благодар  чему исключаетс  отработка полутора шагов при смене режима коммутации.If it is necessary to switch to the pairwise switching phase of the engine while moving to the switching mode selection bus 3, for example, at the moment of time the potential signal of a high level (plot 14) is recorded, recorded by the end of the next clock pulse at time T4 (by switching from 0 in 1) trigger 11 (plot 15). At the direct output of the trigger 11 and at the corresponding information inputs of the first b, second 7, third 8 and fourth 9 multiplexers, a high level signal appears, causing the additional phase winding of the motor (plots 18 and 19) and the half-step test given direction without changing the current address code of the multiplexer 6-9, since under these conditions the clock pulse causing a change in the state of the trigger 11 does not pass to the clock input of the counter 5 through the element 12 (plot 22). To the second input of which, up to the end of 1 of this clock pulse, a fifth multiplexer 1.0 (plot 20) receives a inhibitory high level signal from the inverse output of the trigger 11, thereby eliminating the processing of one and a half steps when changing the switching mode.

При движении вправо с поочередным включением обмоток и вышеописанном переключении режима коммутации в момент времени .Т5 (логические единицы на обоих адресных входах п того мультиплексора 10, эпюры 13 и 14) элемент И 12 остаетс  открытым , но подключение дополнительной обмотки и штатный переход на рс ким парной коммутации с отработкой полушага в заданном направлении (эпюры 18 и 19) происходит в момент времени Тб после увеличени  адресного кода мультиплексоров 6-9, на единицу, т.е. после прохождени  тактового импульса (эпюра 22), по окончании которого в данном случае мен етс  состо ние как триггера 11 (эпюра 15), так и двоичного счетчика 5.When moving to the right with alternate switching on the windings and switching the switching mode described above at the moment of time. T5 (logical units at both address inputs of the fifth multiplexer 10, plots 13 and 14) And 12 remains open, but connecting the additional winding and switching to pair commutation with working off the half-step in a given direction (plots 18 and 19) occurs at time Tb after increasing the address code of multiplexers 6–9 by one, i.e. after passing a clock pulse (plot 22), at the end of which in this case the state of both trigger 11 (plot 15) and binary counter 5 changes.

Обратный переход с режима парной коммутации на режим с поочередным включением обмоток выполн етс  в распределителе аналогичным образом с той разницей, что штатный полушаг отрабатываетс  после , прохождени  очередного тактового импульса без изменени  текущего адресного кода продвижении влево.The reverse transition from the pair switching mode to the alternate switching mode of the windings is performed in the distributor in the same way with the difference that the regular half-step is worked out after passing the next clock pulse without changing the current address code advancing to the left.

Режим фиксированной сто нки и сто нки с обесточенными обмотками обеспечиваетс  в предлагаемом распределителе соответственно путем прекращени  подачиThe mode of the fixed station and the station with de-energized windings is provided in the proposed distributor, respectively, by stopping the supply

такт овых импульсов на шину 1 (например, от центрального блрка управлени ), и при подаче сигнал а высокого уровн  на шину 4 стробировани . В последнем случае на всехclock pulses per bus 1 (e.g., from the central control unit), and when a high level signal is applied to the bus 4 gating. In the latter case, at all

выходах мультиплексоров 6-9 независимо от уровней сигналов из информационных и адресных входах по вл ютс  сигналы низкого уровн , обеспечивающие обесточива- ние фазных обмоток шагового двигател .The outputs of multiplexers 6–9, irrespective of the signal levels, from the information and address inputs appear low level signals providing de-energization of the phase windings of the stepper motor.

0 Информаци  о состо нии распределител  в обоих режимах сто нки сохран етс  в двоичном сметчике 5 и при возобновлении движени  шаговый двигатель начинает отработку перемещений из того же положе5 ии . в котором произошел его останов. ,Преимуществом предлагаемого распределител   вл етс  ито, что изменение уровн  сигнала на шине 3 выбора- режима коммутации в режиме фиксированной сто0  нки не приводит к отработке полушага, что было возможным в известном распределителе , Отработка шагов в распределителе начинаетс  только после подачи тактовых импульсов на шину 1.0 Information about the status of the distributor in both modes of the station is stored in binary estimator 5 and when the movement is resumed, the stepping motor begins to work out movements from the same position. in which it stopped. The advantage of the proposed distributor is that the change in the signal level on the bus 3 of the switching mode selection in the fixed parking mode does not lead to working off the half-step, which was possible in the well-known distributor. Running the steps in the distributor starts only after applying clock pulses to the bus 1 .

5 Таким образом, распределитель импульсов дл  управлени  четырехфазным шаговым двигателем обладает более высокой надежностью в сравнении с известными5 Thus, a pulse distributor for controlling a four-phase stepper motor is more reliable than the known ones.

техническими решени ми, обеспечива  приtechnical solutions, providing

0 любом переключении режимов коммутации штатную отработку одного полушага в заданном направлении и исключа  возможность как выпаден и  двигател  из синхронизма, так и потери информации0 any switching of switching modes of a regular one-half-step working out in a given direction and excluding the possibility of both dropping the engine out of synchronism and loss of information

5 вследствие возможной отработки ложных шагов. Ф о р м ул а и з о б р е т е н и   Распределитель импульсов дл  управлени  четырехфазным шаговым двигателем,5 due to the possible development of false steps. F o rm a and z o brie n Pulse distributor for controlling a four-phase stepper motor,

0 содержащий шины тактовых импульсов, реверса , выбора режима коммутации и стробировани , двоичный счетчик, первый, второй, третий и четвертый мультиплексоры , выходы которых  вл ютс  выходами0 containing bus clock, reverse, switching mode and gating, binary counter, first, second, third and fourth multiplexers, the outputs of which are outputs

5 распределител , стробирующие входы подключены к шине стробировани , первый, второй, третий и четвертый информационные входы соответственно первого, второго , третьего и четвертого мультиплексоров5 distributors, gating inputs are connected to the gating bus, the first, second, third and fourth information inputs of the first, second, third and fourth multiplexers, respectively

0 соединены с шиной высокого потенциала, второй информационный вход первого мультиплексора соединен с третьим информационным входом второго, четвертым информационным входом третьего и первым0 is connected to the high potential bus, the second information input of the first multiplexer is connected to the third information input of the second, the fourth information input of the third and the first

5 информационным входом четвертого мультиплексоров , остальные информационные входы первого, второго, третьего и четвертого мультиплексоров подключены к общей шине, а их первые и вторые адресные входы соединены соответственно с выходами первого и второго разр дов двоичного счетчика , вход дл  задани  направлени  счета которого св зан с шиной реверса, о т л и ч а ю- щ и и с   тем, что, с целью повышени  надежности путем исключени  отработки ложных шагов и выпадени  из синхронизма при переключени х режимов коммутации, введены п тый мультиплексор , триггер и элемент И, первый вход которого объединен с так овым входом триггера и подключен к шине тактовых импульсов, выход св зан с тактовым входом двоичного счетчика, второй вход соединен с выходом п того5 information inputs of the fourth multiplexer, the remaining information inputs of the first, second, third and fourth multiplexers are connected to the common bus, and their first and second address inputs are connected respectively to the outputs of the first and second bits of the binary counter, the input for setting the counting direction of which is associated by the reverse bus, that is, so that, in order to increase reliability by eliminating working off false steps and dropping out of synchronicity when switching switching modes, the fifth multiplex is introduced The lexor, the trigger and the element I, the first input of which is combined with the trigger input of the trigger and connected to the clock pulse bus, the output is connected to the clock input of the binary counter, the second input is connected to the output of the fifth

мультиплексора, первыйичетвертыйин- формационные входы которого подключены к общей шине, второй информационный вход св зан с инверсным выходом триггера, третий информационный вход объединен с вторым информационным входом первого мультиплексора и подключен к пр мому выходу триггера, информационный вход которого св зан с шиной выбора режима коммутации и объединен с первым адресным входом п того мультиплексора, второй адресный вход которого соединен с шиной реверса..the multiplexer, the first-fourth informational inputs of which are connected to the common bus, the second information input is connected to the inverse trigger output, the third information input is combined with the second information input of the first multiplexer and connected to the forward output of the trigger, whose information input is connected to the switching mode selection bus and combined with the first address input of the nth multiplexer, the second address input of which is connected to the reverse bus ..

Claims (1)

Формула изобретенияClaim Распределитель импульсов для управления четырехфазным шаговым двигателем, содержащий шины тактовых импульсов, реверса, выбора режима коммутации и стробирования, двоичный счетчик, первый, второй, третий и четвертый мультиплексоры, выходы которых являются выходами распределителя, стробирующие входы подключены к шине стробирования, первый, второй, третий и четвертый информационные входы соответственно первого, второго, третьего и четвертого мультиплексоров соединены с шиной высокого потенциала, второй информационный вход первого мультиплексора соединен с третьим информационным входом второго, четвертым информационным входом третьего и первым информационным входом четвертого мультиплексоров, остальные информационные входы первого, второго, третьего и четвертого мультиплексоров подключены к общей шине, а их первые и вторые адресные входы соединены соответственно с выхЬдами пер вого и второго разрядов двоичного счетчика, вход для задания направления счета которого связан с шиной реверса, о т л и ч а ющ и й с я тем, что, с целью повышения надежности путем исключения отработ- 5 ки ложных шагов й выпадения из синхронизма при переключениях режимов коммутации, введены пятый мультиплексор, триггер и элемент И, первый вход которого объединен с так овым 10 входом триггера и подключен к шине тактовых импульсов, выход связан с тактовым входом двоичного счетчика, второй вход соединен с выходом пятого мультиплексора, первый и четвертый информационные входы которого подключены к общей шине, второй информационный вход связан с инверсным выходом триггера, третий информационный вход объединен с вторым информационным входом первого мультиплексора и подключен к прямому выходу триггера, информационный вход которого связан с шиной выбора режима коммутации и объединен с первым адресным входом пятого мультиплексора, второй адресный вход которого соединен с шиной реверса.A pulse distributor for controlling a four-phase stepper motor, containing clock buses, reverse, switching and gating modes, a binary counter, the first, second, third and fourth multiplexers, the outputs of which are the outputs of the distributor, the gate inputs are connected to the gate bus, the first, second, the third and fourth information inputs of the first, second, third and fourth multiplexers, respectively, are connected to the high potential bus, the second information input of the first mult the multiplexer is connected to the third information input of the second, fourth information input of the third and first information input of the fourth multiplexers, the remaining information inputs of the first, second, third and fourth multiplexers are connected to a common bus, and their first and second address inputs are connected respectively to the outputs of the first and second bits of the binary counter, the input for specifying the direction of counting of which is connected to the reverse bus, with the exception of the fact that, in order to increase reliability by eliminating the negative 5 bots of false steps of falling out of synchronism when switching switching modes, a fifth multiplexer, a trigger, and an And element are introduced, the first input of which is combined with the 10th trigger input and connected to the clock bus, the output is connected to the clock input of the binary counter, the second the input is connected to the output of the fifth multiplexer, the first and fourth information inputs of which are connected to a common bus, the second information input is connected to the inverse output of the trigger, the third information input is combined with the second information input by the first multiplexer and connected to the direct output of the trigger, the information input of which is connected to the selection mode switching bus and combined with the first address input of the fifth multiplexer, the second address input of which is connected to the reverse bus. Фиг 2Fig 2