SU1674256A1 - Device to retrieve data from the memory unit - Google Patents

Abstract

Изобретение относитс  к области автоматики и может быть использовано при построении диалоговых систем. Целью изобретени   вл етс  упрощение устройства. Поставленна  цель достигаетс  тем, что устройство содержит регистр 16 данных, второй дешифратор 17, первую группу элементов И 18, 19, 20, вторую группу элементов И 21, триггер 26, второй и третий элементы И 24, 25, второй и третий элементы ИЛИ 22, 23, п тый элемент 27 задержки с соответствующими св з ми. При изменении данных информаци  и типе данных и самих данных заноситс  в регистр 16, а оттуда - в блок 2 пам ти данных по адресу, который определ етс  дешифратором 17, элементами И 18, 19, 20 первой группы, блоком 1 пам ти адреса и сумматором 9 из информации регистра 16 о типе данных. Это обеспечивает актуализацию данных без использовани  дополнительных блоков пам ти. 4 ил.The invention relates to the field of automation and can be used in the construction of interactive systems. The aim of the invention is to simplify the device. The goal is achieved by the fact that the device contains the data register 16, the second decoder 17, the first group of elements And 18, 19, 20, the second group of elements And 21, trigger 26, the second and third elements And 24, 25, the second and third elements OR 22 , 23, the fifth delay element 27 with corresponding links. When the data is changed, the information and the type of data and the data itself are entered into register 16, and from there into block 2 of the data memory at the address that is determined by the decoder 17, And 18, 19, 20 elements of the first group, block 1 of the address memory and adder 9 of register information 16 on data type. This ensures that data is updated without the use of additional memory blocks. 4 il.

Description

Изобретение относится к автоматике, в частности к устройству для выборки информации из блока памяти, и может быть использовано при построении автоматизированных рабочих мест для организации диалога человека с ЭВМ.The invention relates to automation, in particular to a device for retrieving information from a memory unit, and can be used in the construction of automated workstations for organizing a dialogue between a person and a computer.

Целью изобретения является упрощение устройства.The aim of the invention is to simplify the device.

На фиг.1 представлена блок-схема устройства; на фиг.2 - пример конкретного конструктивного выполнения селектора адреса; на фиг.З - пример конструктивного выполнения третьего блока памяти; на фиг.4 - временная диаграмма, поясняющая работу устройства.Figure 1 presents a block diagram of a device; figure 2 is an example of a specific constructive implementation of the address selector; in Fig.3 is an example of a structural implementation of the third memory block; figure 4 is a timing chart explaining the operation of the device.

Устройство содержит блок 1 памяти адреса, выполненный в виде ПЗУ, блок 2 памяти данных, выполненный в виде ОЗУ, блок 3 памяти числа вызовов, счетчик 4, первый дешифратор 5, первый элемент И 6, инвертор 7, регистр 8 адреса, сумматор 9 ηρ модулю два, первый элемент ИЛИ 10, первый 11, второй 12. третий 13 и четвертый 14 элементы задержки, селектор 15. регистр 16 данных, второй дешифратор 17, первую 1820 и вторую 21 группы элементов И, второй 22 и третий 23 элементы ИЛИ, второй 24 и третий 25 элементы И, триггер 26, пятый элемент 27 задержки.The device comprises an address memory unit 1 made in the form of ROM, a data memory unit 2 made in the form of RAM, a call count memory unit 3, a counter 4, a first decoder 5, a first AND element 6, an inverter 7, an address register 8, an adder 9 ηρ module two, first element OR 10, first 11, second 12. third 13 and fourth 14 delay elements, selector 15. data register 16, second decoder 17, first 1820 and second 21 groups of AND elements, second 22 and third 23 OR elements, second 24 and third 25 elements And, trigger 26, fifth delay element 27.

На фиг.1 показаны также выход 28 блока 2 памяти данных, входы 29-34 устройства, вход 35 и выходы 36-44 селектора 15 адреса.Figure 1 also shows the output 28 of the data memory unit 2, the inputs 29-34 of the device, the input 35 and the outputs 36-44 of the address selector 15.

Селектор 15 адреса содержит элементы И 45-50, элементы ИЛИ 51-55, триггеры 56-58, элементы задержки 59-61, элемент ИЛИ 62.The address selector 15 contains AND elements 45-50, OR elements 51-55, triggers 56-58, delay elements 59-61, OR element 62.

Блок 3 памяти числа вызовов содержит вход 63, выход 64, элементы И 65-70, регистры 71-73 й элементы ИЛИ 74,The memory block 3 of the number of calls contains an input 63, an output 64, elements AND 65-70, registers 71-73 th elements OR 74,

Г рафики 75-81 на фиг.4 отражают появление сигнала на входе 30, выходе элемента 27, входе элемента 22, выходе элемента 11, выходе элемента 12, выходе элемента 13 и выходе элемента 14 соответственно.The plots 75-81 in Fig. 4 reflect the appearance of a signal at input 30, output of element 27, input of element 22, output of element 11, output of element 12, output of element 13 and output of element 14, respectively.

Устройство работает следующим образом.The device operates as follows.

Допустим, оператор-пользователь нажал функциональную клавишу, соединенную с входом 32 селектора 15. Тогда сигнал с входа 32 поступает на один вход как элемента 45, так и элемента 46. Открыт же будет только элемент 46, так как элемент 45 блокирован низким потенциалом с прямого выхода триггера 56. находящегося в исходном состоянии.Suppose a user operator presses a function key connected to input 32 of selector 15. Then the signal from input 32 goes to one input of both element 45 and element 46. Only element 46 will be open, since element 45 is blocked by low potential from direct trigger output 56. in the initial state.

Импульс с входа 32 проходит через элемент 46 и поступает, во-первых, через элемент 52 на выход 44 селектора и далее на входы элементов 65-67 и тактовые входы регистров 71-73; во-вторых, этот же импульс через элементы 54 и 55 сбрасывает (или подтверждает) в нулевое состояние триггеры 57, 58 и поступает на вход элемента 59 задержки (график 76), где задерживается на’время занесения данных в соответствующий регистр 71-73 в блоке 3 импульсом с выхода 44 селектора 15. С выхода элемента 59 этот импульс, во-первых, поступает на вход установки триггера 56. переводя его в единичное состояние и блокируя тем самым прохождение последующих импульсов с входа 32 через элемент 46 и разрешая их прохождение через элемент 45. Во-вторых, этот же импульс через выход 38 селектора поступает на вход считывания фиксированной ячейки памяти блока 1, выполненного в виде ПЗУ, и считывает содержимое ячейки памяти блока 1 в качестве базового адреса считываемых данных в регистр 8.The pulse from the input 32 passes through the element 46 and enters, firstly, through the element 52 to the output 44 of the selector and then to the inputs of the elements 65-67 and the clock inputs of the registers 71-73; secondly, the same pulse through the elements 54 and 55 resets (or confirms) the triggers 57, 58 to the zero state and arrives at the input of the delay element 59 (graph 76), where it is delayed by the time the data were entered in the corresponding register 71-73 in block 3 by the pulse from the output 44 of the selector 15. From the output of the element 59, this pulse, firstly, enters the installation input of the trigger 56. translating it into a single state and thereby blocking the passage of subsequent pulses from input 32 through the element 46 and allowing them to pass through element 45. Secondly, the same impulse via output selector 38 is input to the read fixed cell storage unit 1, constructed as a ROM and reads the contents of the memory cell block 1 as a base address in the read data register 8.

Одновременно с этим этот же импульс через элемент 51 проходит на выход 39 селектора 15 и далее через элемент 22 поступает на вход элемента 11 задержки, на тактовый вход реверсивного счетчика 4 и на вход 39 блока 3.At the same time, the same pulse passes through element 51 to the output 39 of selector 15 and then passes through element 22 to the input of delay element 11, to the clock input of the reverse counter 4, and to input 39 of block 3.

Поступая на вход 39 блока 3, импульс переписывает содержимое соответствующего регистра 71-73 через соответствующие элементы 68-70 и 74 на информационный вход реверсивного счетчика 4. В данном примере высоким потенциалом триггера 56 с выхода 41 селектора 15 будет открыта группа элементов 68 и, следовательно, код с выхода регистра 71 через элементы 68 и элементы 74 будет переписан в реверсивный счетчик 4.Entering the input 39 of block 3, the pulse transcribes the contents of the corresponding register 71-73 through the corresponding elements 68-70 and 74 to the information input of the reverse counter 4. In this example, the high potential of the trigger 56 from the output 41 of the selector 15 will open a group of elements 68 and, therefore , the code from the output of the register 71 through the elements 68 and elements 74 will be rewritten in the reverse counter 4.

С выхода элемента 11 задержки (график 77) импульс поступает на тактовый вход регистра 8 и заносит код базового адреса в регистр 8. В результате код базового адреса с выхода регистра 8 поступает на один информационный вход сумматора 9, на другой информационный вход которого поступает содержимое реверсивного счетчика 4. Поскольку до этого момента на автоматизированном рабочем месте (АРМ) никто не работал, то реверсивный счетчик 4 находится в исходном состоянии и его содержимое равно нулю.From the output of the delay element 11 (graph 77), the pulse enters the clock input of register 8 and enters the base address code in register 8. As a result, the base address code from the output of register 8 is fed to one information input of the adder 9, to the other information input of which the contents of the reverse counter 4. Since until this moment no one worked at the automated workstation (AWP), the reverse counter 4 is in its original state and its contents are zero.

Импульс с выхода элемента 10, задержанный на время занесения кода элементом 11 задержки (график 78), поступает на тактовый вход сумматора 9, который на своем выходе формирует результат суммы базового адреса и содержимого реверсивного счетчика 4. Этот код в качестве базового адреса считывания поступает на адресный вход блока 2 памяти, на вход считывания которого поступает импульс с выхода элемента 13 задержки (график 79) через элемент 24, открытый по одному входу с инверсного выхода триггера 26. В результате этого на экране АРМ с выхода 28 блока 2 считывается первая справка данных, запрошенная оператором путем нажатия соответствующей функциональной клавиши. После считывания справки импульсом, прошедшим через элемент 25 и задержанным элементом 14, сумматор 9 сбрасывается в исходное состояние (график 80). Кроме того, импульс считывания с выхода элемента 14 задержки поступает на суммирующий вход реверсивного счетчика 4, фиксируя факт выдачи первой справки.The pulse from the output of element 10, delayed by the time the code was entered by delay element 11 (graph 78), is fed to the clock input of adder 9, which at its output generates the result of the sum of the base address and the contents of the reverse counter 4. This code, as the read base address, is sent to the address input of the memory unit 2, to the read input of which a pulse is received from the output of the delay element 13 (graph 79) through the element 24, which is open one input from the inverse output of the trigger 26. As a result of this, on the AWP screen from the output 28 of block 2 The first data help is requested by the operator by pressing the corresponding function key. After reading the help by the pulse passing through the element 25 and the delayed element 14, the adder 9 is reset to its original state (graph 80). In addition, the read pulse from the output of the delay element 14 is supplied to the summing input of the reverse counter 4, fixing the fact of issuing the first reference.

Если оператору необходимо вызвать следующую справку по той же предметной области, то ему достаточно повторно нажать ту же клавишу. В этом случае сигнал с входа 32 селектора 15 пройдет через элемент 45, так как триггер 56 находится в единичном состоянии, и через элемент 62 поступает на выход 40 селектора 15, откуда через элемент 10 и элемент 12 задержки он поступает на тактовый вход сумматора 9, формирующего адрес считывания путем суммирования кода базового адреса и единицы реверсивного счетчика 4 и т.д.If the operator needs to call the next help on the same subject area, then it is enough for him to press the same key again. In this case, the signal from input 32 of selector 15 will pass through element 45, since trigger 56 is in a single state, and through element 62 it enters output 40 of selector 15, from where it passes through element 10 and delay element 12 to the clock input of adder 9, forming the read address by summing the base address code and the unit of the reverse counter 4, etc.

Таким образом, путем простого нажатия одной и той же клавиши оператор может просмотреть все справки по данной предметной области в режиме листания страниц. Если возникает необходимость вернуться к просмотру только что просмотренных данных, то оператор нажимает клавишу Возврат (не показана), сигнал с выхода которой поступает на вход 31 устройства и далее на один вход элемента 6, другой вход которого через инвертор 7 подключен к выходу дешифратора 6. У дешифратора 5 задействован только один выход, высокий потенциал на выходе которого формируется только в том случае, если на его входе будут одни нули с выходов реверсивного счетчикаThus, by simply pressing the same key, the operator can view all the help on this subject area in paging mode. If there is a need to return to viewing the data just viewed, the operator presses the Return key (not shown), the output signal of which goes to the input 31 of the device and then to one input of element 6, the other input of which is connected through the inverter 7 to the output of the decoder 6. The decoder 5 uses only one output, the high potential at the output of which is formed only if at its input there will be only zeros from the outputs of the reverse counter

4.4.

Поскольку в данном случае показания реверсивного счетчика 4 не равны нулю, то на выходе дешифратора 5 будет низкий потенциал, который инвертируется инвертором 7 и открывает элемент 6 по другому входу. Импульс с входа 3 проходит через элемент 6 на вычитающий выход реверсивного счетчика 4 и уменьшает его показания на единицу.Since in this case the readings of the reversible counter 4 are not equal to zero, then the output of the decoder 5 will have a low potential, which is inverted by the inverter 7 and opens the element 6 at the other input. The pulse from input 3 passes through element 6 to the subtracting output of the reversible counter 4 and decreases its readings by one.

Кроме того, тот же импульс проходит через элемент 10 и после задержки элементом 12 на время переходных процессов в счетчике 4 поступает на тактовый вход сум матора 9, формирующего адрес считывания на единицу меньше.In addition, the same pulse passes through element 10 and, after delay by element 12 during transients, in counter 4, it passes to the clock input of adder 9, which forms the read address by one less.

Повторное нажатие клавиши Возврат приводит к обратному листанию страниц до тех пор, пока дешифратор 5 не зафиксирует факт обнуления реверсивного счетчика 4 по вычитающему входу.Pressing the Return key again leads to the reverse page turning until the decoder 5 fixes the fact of resetting the reverse counter 4 at the subtracting input.

Если же оператор нажимает другую функциональную клавишу по другой предметной области, то импульсом с входа 39 блока 3 показания реверсивного счетчика 4 запоминаются на период просмотра путем переписи его показаний с входа 63 в регистр 71, а импульсом с входа 39 показания регистра по выбранной предметной области переписываются в реверсивный счетчик 4. Это обстоятельство позволяет оператору сравнивать справки по данным из различных предметных областей.If the operator presses another function key in a different subject area, then the impulse from the input 39 of block 3 reads the readings of the reverse counter 4 for the viewing period by rewriting its readings from input 63 to register 71, and the impulse from input 39 reads the register's information for the selected subject area in the reversible counter 4. This circumstance allows the operator to compare information on data from various subject areas.

При актуализации данных на вход 29 поступает информационное сообщение, содержащее информацию о типе данных и самих данных. Это сообщение синхроимпульсом с входа 30 заносится в регистр 16. Одновременно с эт им синхроимпульс с входа 30 поступает на вход установки триггера 26 и устанавливает его в единичное состояние, которым триггер 26 открывает элемент 25, а отрицательным потенциалом с инверсного выхода блокирует работу селектора 15 по входу 35 и запирает элементы 21 и элемент 24.When updating the data at the input 29 receives an information message containing information about the type of data and the data itself. This message is synchronized from input 30 to register 16. Simultaneously with this, the clock from input 30 enters the installation input of trigger 26 and sets it to a single state, by which trigger 26 opens element 25, and blocks the operation of selector 15 with a negative potential from inverse output input 35 and locks the elements 21 and element 24.

Код типа данных с выхода регистра 16 расшифровывается дешифратором 17. который открывает один из элементов 18-20 по одному входу, на другой вход которых поступает импульс синхронизации, задержанный элементом 27 на время переходных процессов в регистре 16 и дешифраторе 17. Этот импульс проходит через один из элементовThe code of the data type from the output of the register 16 is decrypted by the decoder 17. which opens one of the elements 18-20 through one input, to the other input of which there is a synchronization pulse delayed by the element 27 during the transients in the register 16 and the decoder 17. This pulse passes through one from elements

18-20. соответствующий коду типа данных, и поступает на вход фиксированной ячейки блока 1, где записан адрес этого типа данных.18-20. corresponding to the data type code, and enters the input of a fixed cell of block 1, where the address of this data type is recorded.

Код адреса считывается на вход регистра 8, куда он и заносится синхроимпульсом с выхода элемента 11 задержки, и далее через элемент 12 задержки поступает на тактовый сумматор 9. Учитывая, что на другой вход сумматора 9 подаются одни нули, так как элементы 21 блокируют выход реверсивного счетчика 4,то на выходе сумматора 9 устанавливается адрес типа данных, поступивших в регистр 16 и с его выходана информационный вход блока 2. После установки адреса в сумматоре 9 импульсом синхронизации с выхода элемента 13 задержки, проходящим через элемент 25, осуществляется запись новых данных по установленному адресу. После записи тем же импульсом с выхода элемента 25, про- . шедшим элемент 23 и элемент 14 задержки; сумматор 9 и триггер 26 возвращаются в исходное состояние, при котором потенциал блокировки снимается с входа 35 селектора 15, элементов 6, 24 и 21.The address code is read into the input of register 8, where it is entered by the clock pulse from the output of the delay element 11, and then through the delay element 12 it goes to the clock adder 9. Given that one zeros are fed to the other input of the adder 9, since the elements 21 block the output of the reverse counter 4, then the output of the adder 9 is set to the address of the type of data received in the register 16 and the information input of block 2 is output from it. After setting the address in the adder 9, a synchronization pulse from the output of the delay element 13 passing through the element 25 is carried out tvlyaetsya record new data set address. After recording the same pulse from the output of element 25, pro. marching element 23 and delay element 14; the adder 9 and the trigger 26 return to their original state, in which the blocking potential is removed from the input 35 of the selector 15, elements 6, 24 and 21.

Устройство вновь готово к режиму вызова данных из блока памяти.The device is again ready for the data recall mode from the memory block.

Claims (1)

Формула изобретенияClaim Устройство для выборки информации из блока памяти, содержащее блок памяти адреса, блок памяти данных, блок памяти числа вызовов, счетчик, первый дешифратор, первый элемент И, инвертор, регистр адреса, сумматор, первый элемент ИЛИ, четыре элемента задержки, селектор, информационные входы которого являются адресными входами устройства, а выходы первой группы соединены с соответствующими входами считывания первой группы блока памяти адреса, выходы которого соединены с соответ; ствующими информационными входами регистра адреса, тактовый вход которого соединен с выходом первого элемента задержки и первым входом первого элемента ИЛИ, второй вход которого соединен с первым выходом селектора, выход первого элемента ИЛИ соединен с входом второго элемента задержки, выход которого соединен с входом третьего элемента задержки и с тактовым входом сумматора, вход установки которого соединен с выходом четвертого элемента задержки, информационные входы первой группы соединены с соответствующими выходами регистра адреса, а информационные входы второй группы - с соответствующими информационными входами блока памяти числа вызовов, выходы которого соединены с соответствующими информационными входами счетчика, вычитающий вход которого соединен с третьим входом первого элемента ИЛИ и выходом первого элемента И, тактовый вход счетчика соединен с вторым выходом селектора й первым тактовым входом блока памяти числа вызовов, второй тактовый вход которого соединен с третьим выходом селектора, выходы второй группы которого соединены с соответствующими входами управления режимом блока памяти числа вызовов, суммирующий вход счетчика соединен с входом считывания блока памяти данных, адресные входы которого соединены с соответствующими выходами сумматора, а выходы явля ются выходами устройства, входом управления режимом которого является первый вход первого элемента И, второй вход кото² рого соединен с выходом инвертора, вход которого соединен с выходом первого дешифратора, входы которого соединены с соответствующими выходами счетчика, о т л ичающееся тем, что, с целью упрощения устройства, оно содержит регистр данных, второй дешифратор, две группы элементов И. второй и третий элементы И, второй и третий элементы ИЛИ, триггер, пятый элемент задержки, вход которого является тактовым входом устройства и соединен с входом установки триггера и тактовым входом регистра данных, информационные входы которого являются информационными входами устройства, выходы первой группы регистра данных соединены с соответствующими информационными входами блока памяти данных, а выходы второй группы регистра данных соединены с соответствующими входами второго дешифратора, выходы которого соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с соответствующими входами считывания второй группы блока памяти адреса, вторые входы элементов И первой группы соединены с выходом пятого элемента задержки и первым входом второго элемента ИЛИ, второй вход которого соединен с вторым выходом селектора, выход второго элемента ИЛИ соединен с входом первого элемента задержки, вход сброса триггера соединен с выходом четвертого элемента задержки, вход которого соединен с выходом третьего элемента ИЛИ, первый и второй входы которого соединены с входами считывания и записи блока памяти данных соответственно и выходами второго и третьего элементов И соответственно, первые входы которых соединены с выходом третьего элемента задержки, а вторые входы - с инверсным и прямым выходами триггера соответственно, тактовый вход селектора соединен с инверсным выходом триггера, с третьим входом первого элемента И и первыми входами элементов И второй группы, вторые входы которых соединены с соответствующими выходами дчетчика. выходы элементов И второй группы соединены с соответствующими информационными входами блока памяти Числа вызовов.A device for retrieving information from a memory block, comprising an address memory block, a data memory block, a number of calls memory block, a counter, a first decoder, a first AND element, an inverter, an address register, an adder, a first OR element, four delay elements, a selector, information inputs which are the address inputs of the device, and the outputs of the first group are connected to the corresponding read inputs of the first group of the address memory block, the outputs of which are connected respectively; the information inputs of the address register, the clock input of which is connected to the output of the first delay element and the first input of the first OR element, the second input of which is connected to the first output of the selector, the output of the first OR element is connected to the input of the second delay element, the output of which is connected to the input of the third delay element and with the clock input of the adder, the installation input of which is connected to the output of the fourth delay element, the information inputs of the first group are connected to the corresponding outputs of the address register a, and the information inputs of the second group - with the corresponding information inputs of the memory block of the number of calls, the outputs of which are connected to the corresponding information inputs of the counter, the subtracting input of which is connected to the third input of the first element OR and the output of the first element AND, the clock input of the counter is connected to the second output of the selector the first clock input of the memory block of the number of calls, the second clock input of which is connected to the third output of the selector, the outputs of the second group of which are connected to the corresponding input control mode of the memory unit of the number of calls, the totalizing counter input is connected to the read input of the data memory unit, the address inputs of which are connected to the corresponding outputs of the adder, and the outputs are the outputs of the device, the mode control input of which is the first input of the first AND element, the second input is ² It is connected to the output of the inverter, the input of which is connected to the output of the first decoder, the inputs of which are connected to the corresponding outputs of the counter, which, in order to simplify the device, but contains a data register, a second decoder, two groups of elements I. the second and third elements AND, the second and third elements OR, a trigger, the fifth delay element, the input of which is the clock input of the device and connected to the input of the trigger setting and the clock input of the data register, information the inputs of which are the information inputs of the device, the outputs of the first group of the data register are connected to the corresponding information inputs of the data memory block, and the outputs of the second group of the data register are connected to the corresponding the inputs of the second decoder, the outputs of which are connected to the first inputs of the corresponding AND elements of the first group, the outputs of which are connected to the corresponding readings of the second group of the address memory block, the second inputs of the AND elements of the first group are connected to the output of the fifth delay element and the first input of the second OR element, the second input which is connected to the second output of the selector, the output of the second OR element is connected to the input of the first delay element, the trigger reset input is connected to the output of the fourth delay element, input which is connected to the output of the third OR element, the first and second inputs of which are connected to the read and write inputs of the data memory block, respectively, and the outputs of the second and third AND elements, respectively, the first inputs of which are connected to the output of the third delay element, and the second inputs are inverse and direct outputs of the trigger, respectively, the clock input of the selector is connected to the inverse output of the trigger, with the third input of the first element AND and the first inputs of the elements AND of the second group, the second inputs of which are connected respectively current outputs of the meter. the outputs of the And elements of the second group are connected to the corresponding information inputs of the memory unit Number of calls. s s r> r> 45' 45 ' — -