SU1674128A1 - Fault locator - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использоватьс  в системах тестового диагностировани  дискретных объектов. Цель изобретени  - повышение достоверности контрол  и увеличение быстродействи . Устройство содержит два генератора тестов, два формировател  сигнатур, блок сравнени , два счетчика, элемент коммутации, триггер, регистр последовательных приближений, четыре элемента И, два элемента ИЛИ, элемент задержки, формирователь импульсов. Устройство позвол ет локализовать неисправности до уровн  элементов в цифровых схемах как без обратных св зей, так и с обратными св з ми без их разрыва. 1 з.п. ф-лы, 4 ил.The invention relates to computing and can be used in systems for test diagnostics of discrete objects. The purpose of the invention is to increase the reliability of the control and increase speed. The device contains two test generators, two signature generators, a comparison block, two counters, a switching element, a trigger, a register of successive approximations, four AND elements, two OR elements, a delay element, and a pulse shaper. The device allows localizing faults to the level of elements in digital circuits both without feedbacks and with feedbacks without breaking them. 1 hp f-ly, 4 ill.

Description

Изобретение относитс  к вычислительной технике и может использоватьс  в системах тестового диагностировани  дискретных объектов.The invention relates to computing and can be used in systems for test diagnostics of discrete objects.

Цель изобретени  - повышение достоверности контрол  и увеличение быстродействи .The purpose of the invention is to increase the reliability of the control and increase speed.

На фиг. 1 показа на схема устройства дл  локализации неисправностей; на фиг.2 - схема регистра последовательных приближений; на фиг.З - схема фopмиpoвateл  импульсов; на фиг.4 - схема блока сравнени .FIG. 1 shows a diagram of a device for localizing faults; figure 2 - the register register of successive approximations; FIG. 3 is a pulse format diagram; Fig. 4 is a block diagram of a comparison.

Устройство дл  локализации неисправностей (фиг.1) содержит блок 1 индикации, элемент И 2, генератор 3 тестов, эталонный блок 4. формирователь 5 сигнатур, блок 6 сравнени , формирователь 7 сигнатур, контролируемый 8 блок, генератор 9 тестов, элемент И 10, счетчик 11, элемент И 12, сметчик 13, элемент И 14, элемент 15 коммутации , триггер 16, элемент 17 задержки, регистр 18 последовательных приближений,The device for localizing faults (Fig. 1) contains an indication unit 1, an AND 2 element, a test generator 3, a reference block 4. a signature generator 5, a comparison unit 6, a signature generator 7, a controlled block 8, a test generator 9, And element 10, counter 11, element 12, estimator 13, element 14, switching element 15, trigger 16, delay element 17, register 18 successive approximations,

элемент ИЛИ 19, формирователь 20 импульсов и элемент ИЛИ 21.the element OR 19, the driver of the 20 pulses and the element OR 21.

На фиг.1 показаны также группа информационных выходов 22, установочный 23, тактовый 24, информационный 25 входы регистра 18, выход 26 завершени  преобразовани  регистра 18, вход 27 и выходы 28, 29 формировател  20, выход 30 сигнала неравенства блока 6, тактовые 31 и установочные 32 входы формирователей 5,7 сигнатур, выходы 33 переполнени , тактовые 34 и установочные 35 входы счетчиков 11, 13.Figure 1 also shows a group of information outputs 22, setup 23, clock 24, information 25 register 18 inputs, register conversion completion output 26, register 18, input 27 and outputs 28, 29 of driver 20, block 6 inequality output 30, clock 31 and The installation 32 inputs of the formers 5.7 signatures, the overflow outputs 33, the clock 34 and the installation 35 inputs of the counters 11, 13.

Регистры 18 последовательных приближений Р/ПП (фиг.2) содержит регистры 36, 37, элемент Н Е 38, элемент ИЛ И 39. элемент И 40.Registers 18 successive approximations R / PP (figure 2) contains the registers 36, 37, the element H E 38, the element IL AND 39. the element And 40.

Формирователь 20 (фиг.З) импульсов (ФИ) содержит элементы И-НЕ 41, 42, конденсатор 43 и резистор 44.The shaper 20 (fig.Z) pulses (FI) contains the elements AND NOT 41, 42, the capacitor 43 and the resistor 44.

Блок 6 сравнени  (фиг.4) содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 45. элемент И 46.Comparison unit 6 (FIG. 4) contains a group of EXCLUSIVE OR elements 45. AND 46.

ЁYo

ОABOUT

1one

ЈьЈ

юYu

0000

Регистр 18 последовательных приближений (РПП) работает следующим образом.Register 18 successive approximations (RPP) works as follows.

Основным элементом регистра  вл етс  микросхема ИР17 (на вход Е посто нно подаетс  низкий логический уровень), работающа  как последовательный преобразователь . РПП (36, 37) принимает информацию на вход D и пересылает ее к соответствующему разр ду регистра при положительном фронте импульса синхрпни зации. Запись информации в регистр осуществл етс  последовательно, начина  со старшего разр да. Одновременно с поступлением информации на один из разр дов регистра следующий, более младший, разр д сбрасы вае ге  в состо ние низкого у ровн , что сигнализирует о его готовности принимать информацию при следующем импульсе синхронизации. В исходнсэ состо ние регистр устанавливаетс  при поступлении на установочный вход низкого уровн , при этом старший разр д регистра устанавливаетс  в состо ние низкого уровн , а остальные разр ды - в состо ние высокого уровн . О заполнении регистра и завершении цикла преобразовани  сигнализирует низкий уровень на выходе завершени  преобразовани . Пои этом разр ды РПП блокируютс  от входов D и С а записанна  информаци  хранитс  до началз нового цикла преобразовани .The main element of the register is the IC17 chip (a low logic level is constantly supplied to the E input), operating as a serial converter. FDP (36, 37) receives information at input D and sends it to the corresponding register bit with a positive front of the synchronization pulse. The information is written to the register sequentially, starting with the most significant bit. Simultaneously with the arrival of information on one of the register bits, the next, younger, bit is reset to a low state, which indicates its readiness to receive information at the next synchronization pulse. In the initial state, the register is set upon arrival at the installation input of a low level, while the most significant bit of the register is set to a low level, and the remaining bits are set to a high level. The register filling and the end of the conversion cycle are signaled by a low level at the output of the conversion completion. By this, the PLC bits are blocked from inputs D and C, and the recorded information is stored until the beginning of a new conversion cycle.

Дл  увеличени  длины (Б тактах) контролируемой последовательности используем два РПП 36 и 37. При работе первого РППTo increase the length (B cycles) of the monitored sequence, we use two RPMs 36 and 37. When the first RPF is in operation

36с выхода завершени  преобразовани  высокий уровень поступает через элемент НЕ 38 на элемент И 4, запреща  прохождение синхроимпульсов на второй РПП 37. Тот же сигнал высокого уровн  с выхода запер- шени  преобразовани  проходит через элемент ИЛИ 39 на соответствующий р зр д шины данных, Это необходимо из-за того, что при работе первого РПП 36 второй РПП36c, the conversion completion output high level enters through the NOT 38 element to the AND 4 element, prohibiting the passage of sync pulses to the second DFR 37. The same high level signal from the output of the conversion locking passes through the OR element 39 to the corresponding data bus ramp. due to the fact that when the first RPP 36 is operating, the second RPT

37будет находитьс  в исходном состо нии, которому соответствует низкий уровень на выходе старшего разр да. Сигналы установки и данные подаютс  на оба РПП, При заполнении первого РПП 36 будет посто нно вырабатыватьс  сигнал завершени  преобразовани  низкого уровн , разреша  прохождение импульсов синхронизации через элемент И 40. РПП 36 при этом счмобло- кируетс  от входов С и D.37 will be in the initial state, which corresponds to a low level at the output of the higher bit. The installation signals and data are sent to both RPFs. When the first RPF 36 is filled, the low-level conversion completion signal will be continuously generated, allowing the synchronization pulses to pass through AND 40 element. At the same time, RPF 36 is blocked from inputs C and D.

Аналогично можно выполнить дополнительное наращивание разр дности РПП.Similarly, you can perform an additional build-up of the RPV size.

Устройство дл  локализации неисправностей работает следующим образом.Device for localization of faults works as follows.

Перед началом работы, нажав кнопку (элемент 15), устанавливают низкий уровень на входе S триггера 16, переключа  его в состо ние 1 на пр мом выходе. Далее через элемент 17 задержки и элемент ИЛИ 21 сигнал поступает на тактовый вход 24 регистра 18 последовательного приближени , на установочный вход 23 которого поступает О с инверсного выхода триггера 16. Ре0 гистр 18 последовательного приближени  устанавливаетс  в исходное состо ние. Before starting, pressing the button (element 15) sets the low level at input S of trigger 16, switching it to state 1 at the direct output. Then, through the delay element 17 and the OR element 21, the signal arrives at the clock input 24 of the sequential approximation register 18, to the installation input 23 of which O arrives from the inverse output of the trigger 16. The successive approximation register 18 is reset.

Е. то же врем  сигнал низкого уровн  с триггера 16 проходит через элемент И 14, сишал с которого поступает на входы уста5 новки исходного состо ни  эталонного блока 4, контролируемого блг.ка о, генераторов 3 и Ч, а также на выходы счетчиков 11, 13. Вмду большой длительности сигнала установки и асинхронного режима записи вE. At the same time, the low level signal from trigger 16 passes through element 14, decals from which it enters the inputs of the installation of the initial state of reference block 4, controlled blc, generators 3 and H, and also outputs of counters 11, 13. Vmdu long duration of the installation signal and asynchronous recording mode in

0 сметчики к моменту окончани  сигнала установки будет занесено состо ние РПП. При установке кнопки лемеитэ 15) в исходное положение на вход Р триггера 16 поступает сигнал уровн , и триггер 16выстав5 л ет сигнал высокого уровн  на инверсном выходе. эким образом, на входы элемента И 14 nonyirj OT see сигналы высокого уровн . Сигнал высокого уровн  с выхода элемента И 14 снимает сигнал записи со0 the sweepers at the time of the end of the installation signal will be entered the state of the RPT. When the lemeite 15 button is set to its initial position, a level signal arrives at the input P of the flip-flop 16, and the flip-flop 16 outputs a high level signal at the inverse of the output. Thus, at the inputs of the element AND 14 nonyirj OT see high level signals. The high level signal from the output of the element And 14 removes the recording signal from

0 счетчиков 11, 13 и сигнал установки в исходное состо ние эталонного и контролируемого 7 блоков, гемераторов 3, 9 тестов. Генераторы 3, 9 начинают вырабатывать тест ы, поступающие ча эталонный 4 и контро5 лируемый 7 блоки, выходные сигналы которых свертываю гсп о сигнатуры соответ- ствуюа1ими формировател ми. С эталонного и контролируемого блоков импульсы синхронизации, проход  через соответству0 ющие элементы И 10, 12, на первых входах которых сигнал высокого уровн , поступают на тактовые входы формирователей 5, 7 счетчиков 11, 13. При выработке сигнала переполнени  счетчика соответствующий0 counters 11, 13 and the signal of setting the initial state of the reference and controlled 7 blocks, gamers 3, 9 tests. Generators 3, 9 begin to produce tests, arriving at reference 4, and controllable 7 blocks, the output signals of which are convoluted with signature signature by the corresponding shaper. From the reference and monitored blocks, the synchronization pulses pass through the corresponding elements AND 10, 12, at the first inputs of which there is a high level signal, arrive at the clock inputs of the formers 5, 7 counters 11, 13. When the counter overflow signal is generated, the corresponding

5 элемент И перекроет прохождение синхро- пмп/льсов.Element 5 And block the passage of syncros / PMs.

Тз:с как в ранном устройстве использу- Ю1с  два генератора тестов и процессы, протекающие в контролируемом блоке 8, неТз: с as in the early device, U1c uses two test generators and the processes proceeding in the controlled block 8 are not

O синхронизируютс  с процессами эталонного блокд 4, то сигналом, свидетельствующим о завершении цикла Б обоих блоках 6,  вл - С1с  импульс низкого уровн  на выходе элемента ИЛИ 1°. Запущенный этимO is synchronized with the processes of the reference block 4, then the signal indicating the completion of cycle B of both blocks 6 is the C1c low level pulse at the output of the element OR 1 °. Launched by it

5 импульсом формирователь 20 импульсов на пр мом выходе 24 вырабатывает импульс высокого уровн , который, преход  через элемент ИЛИ 21 ьа вход 24: осуществл ет запись в регистр 18 последовательного приближени  той информ щи 4, котора  к тому5 pulse shaper 20 pulses at the direct output 24 produces a high level pulse, which, passing through the element OR 21 to input 24: writes to the register 18 successive approximation of that informant 4, which

моменту стоит на входе 25. На вход 25 информаци  поступает с выхода 30. Эта информаци  свидетельствует о совпадении или несовпадении искомых сигнатур 6, поступающих с формирователей 5, 7 на блок сравнени  б дл  установленной глубины анализа. С инверсного выхода ФИ 20 сигнал низкого уровн , проход  через элемент И 14, сбрасывает в исходное состо ние эталонный 4 и контролируемый 8 блоки, оба генератора 3, 9 и оба формировател  5, 7. По данному сигналу происходит запись нового состо ни  Рсчетчики 11,13,увеличиаа  илиуменьша  тем самым длину контролируемой последовательности. Так как в РПП формируетс  число в обратном коде, то вметсо преобразовани  числа в пр мой код и использование счетного входа (-1) выгодно использовать вход(- 1)и выход (-ф). Количество тактов вычитани  единицы.из пр мого кода числа до выработки сигнала (-р) равно количеству тактов сложени  единицы с обратным кодом этого же числа до выработки сигнала (+р).The moment is input 25. The input 25 receives information from output 30. This information indicates that the desired signatures 6 coming from the formers 5, 7 coincide or do not match for the set depth of analysis. From the inverse output of the FI 20, the low level signal, the passage through the element 14, reset the reference 4 and controlled 8 blocks, both generators 3, 9 and both formers 5, 7. The new state of the counters 11, 13, thereby increasing or decreasing the length of the controlled sequence. Since the number in the reverse code is formed in the RPP, it is advantageous to use the input (- 1) and output (-f) in converting the number to the direct code and using the counting input (-1). The number of unit subtraction cycles. From the forward code of a number before generating a signal (-p) is equal to the number of cycles of adding one with the inverse code of the same number before generating a signal (+ p).

В случае проверки схем, содержащих цепи обратных св зей, устройство позвол ет так подобрать максимальную длину контролируемой последовательности, что ошибка, возникша  в каком-либо узле, не успевает пройти по цепи обратной св зи и про витьс  в контролируемых точках, поэтому сигнатуры, сн тые с ЭБ и КБ, будут полностью совпадать во всех разр дах. Дл  цепей локализации неисправностей необходимо иметь информацию о несовпадении рэзррдов сигнатур в следующем такте после найденной длины последовательности. В этом случае искаженна  информаци  на один такт успевает записатьс  только в те разр ды формировател  7, на выходах которых неисправность про вилась и не успела распространитьс  по нему. Блок сравнени  6 только в этих разр дах выдаст высокий логический уровень, что укажет наиболее перспективные точки, неисправность в которых про вл етс  при наиболее короткой длине контролируемой последовательности . Ввиду того, что нам необходимы именно те точки, на которых сигнатуры не совпадают при длине контролируемой последовательности на 1 большей, чем та, котора  хранитс  в РПП после выработки низкого уровн  на выходе СС 26, то именно с этой целью вводитс  разрешение отображени  в блоке 2. Перспективные точки отображаютс  при поступлении на вход разрешени  блока 2 сигнала с выхода элемента И 2. Запись формируетс  только при несовпадении сигнатур на блоке 6 и выработке импульса на пр мом выходе 29 фор-.In the case of testing circuits containing feedback chains, the device allows to choose the maximum length of the monitored sequence so that an error occurring in a node does not have time to pass through the feedback circuit and make it at controlled points, therefore the signatures, see Those with DL and KB will coincide completely in all categories. For fault localization circuits, it is necessary to have information about the mismatch of the razrrdov signatures in the next cycle after the sequence length found. In this case, the corrupted information for one clock time can be recorded only in those bits of the imaging unit 7, at the outputs of which the malfunction occurred and did not have time to propagate through it. Comparison block 6 only in these bits will produce a high logic level, which will indicate the most promising points, the failure of which manifests itself with the shortest length of the monitored sequence. Due to the fact that we need exactly those points where the signatures do not coincide when the length of the monitored sequence is 1 greater than what is stored in the FPW after generating a low level at the output of CC 26, it is for this purpose that the display resolution is introduced in block 2 Perspective points are displayed when the input of the resolution of block 2 from the output of the And 2 element. The recording is formed only when the signatures on block 6 do not match and the impulse is generated at the forward P-output 29.

мировател  20. Таким образом, после выработки на выходе СС 26 РПП сигнала низкого уровн  на блоке индикации будут высвечиватьс  те точки, дл  которых уменьшениеworldviewer 20. Thus, after a low level signal is produced at the output of the CC 26 RPP, the points on the display unit will be highlighted for which

5 длины контролируемой последовательности хот  бы на единицу не даст сигнала ошибки.5 the length of the monitored sequence at least one will not give an error signal.

По принципиальной схеме контролируемого устройства определ етс  микросхе0 мэ, выход которой подключен к одной из перспективных точек. Далее производим установку новых контрольных точек, об зательно оставив хот  бы одну из перспективных , и повтор ем процесс локализацииThe circuit diagram of the monitored device determines the microcircuit, the output of which is connected to one of the perspective points. Next, we install new control points, necessarily leaving at least one of the promising ones, and repeat the localization process.

5 с начального этапа и т.д.5 from the initial stage, etc.

При установке новых контролируемых точек наличие одной из перспективных точек необходимо с той целью, чтобы дл  вновь полученных перспективных точекWhen installing new controlled points, the presence of one of the perspective points is necessary in order for the newly obtained perspective points

0 длина контролируемой последовательности была бы не более длины последовательности предыдущего этапа. В самом деле, если на всех новых контролируемых точках неисправность про витс  после того, как она0 the length of the controlled sequence would be no more than the length of the sequence of the previous stage. In fact, if at all new controlled points a malfunction occurs after it

5 про витс  в старой перспективной точке, то мы получим несовпадение оп ть в этой хе точке. Если неисправность про вилась в других контролируемых точках, но не про вилась о оставленной перспективной,5, if the old perspective point, we get a mismatch again at that point. If the malfunction occurred at other controlled points, but did not go away about the perspective left,

0 это значит, что неисправность про вилась в них ранее.0 This means that the fault occurred in them earlier.

Обнаружив элемент блока 8, дл  которого при установленной глубине анализа сигналы с входов совпадают сDetecting an element of block 8, for which, at a given analysis depth, the signals from the inputs coincide with

5 соответствующими сигналами блока 4, а сигналы хот  бы с одного выхода различны, локализацию заканчиваем, а данный элемент признаем неисправным.5 corresponding signals of block 4, and signals from at least one output are different, we finish localization, and we recognize this element as faulty.

Положительный эффект от использова0 ни  изобретени  заключаетс  в повышении достоверности контрол  за счет возможности наращивать РПП и формировании сигнатур , сокращении времени локализации за счет параллельной работы КБ и ЭБ.The positive effect of the use of the invention is to increase the reliability of control due to the ability to increase the RPF and the formation of signatures, reducing the localization time due to the parallel operation of the design bureau and EB.

Claims (1)

1. Устройство дл  локализации неисправностей , содержащее два генератора тестов , первый формирователь сигнатур, первый счетчик, первый элемент И, первый1. Device for fault localization, containing two test generators, the first signature driver, the first counter, the first And element, the first 0 элемент ИЛИ, причем выход переполнени  первого счетчика соединен с первым входом первого элемента И, группы выходов первого и второго генераторов тестов образуют соответственно первую и вторую груп5 пу информационных выходов устройства дл  подключени  к входам контролируемого и эталонного блоков соответственно, отличающеес  тем, что, с целью повышени  достоверности контрол  и увеличени  быстродействи  оно дополнительно содержит0 OR element, and the overflow output of the first counter is connected to the first input of the first element AND, the output groups of the first and second test generators respectively form the first and second groups of information outputs of the device for connecting to the inputs of the monitored and reference blocks, respectively, characterized in that In order to increase the reliability of control and increase speed, it additionally contains второй формирователь сигнатур, блок сравнени , блок индикации, второй счетчик, регистр последовательных приближений, формирователь импульсов, триггер, элемент коммутации, элемент задержки, второй элемент ИЛИ, второй, третий и четвертый элементы И, причем группы информационных входов первого и второго формирователей сигнатур образуют соответственно первую и вторую группу информационных входов устройства дл  подключени  к выходам контролируемого и эталонного блоков соответственно, выход переполнени  второго счетчика соединен с первыми входами второго элемента И и первого элемента ИЛИ, вторые входы первого и второго элементов И образуют соответственно первый и второй тактовые входы устройства дл  подключени  к одноименным выходам контролируемого и эталонного блоков соответственно, выход первого элемента И соединен с тактовыми входами первого счетчика и перрого формировател  сигнатур, выход второго элемента И соединен с тактовыми входами второго счетчика и второго формировател  сигнатур, группы информационных выходов первого и второго формирователей сигнатур соединены соответственно с первой и второй группами входов блока сравнени , группы информационных выходов которого соединена с группой одноименных входов блока индикации , выход третьего элемента И соединен с установочными входами первого и второго генераторов тестов, первого и второго формирователей сигнатур, первого и второго счетчиков, группа информационных выходов регистра последовательных приближений соединена с группами одноименных входов первого и второго счетчиков, выход завершени  преобразовани  регистра последовательных приближений соединен с первым входом третьего элемента И, второй вход которого соединен с инверсным выходом формировател  импульсов, третий входsecond signature generator, comparison unit, display unit, second counter, successive approximation register, pulse shaper, trigger, switching element, delay element, second OR element, second, third and fourth AND elements, and the groups of information inputs of the first and second signature drivers form respectively, the first and second groups of information inputs of the device for connection to the outputs of the monitored and reference blocks, respectively, the overflow output of the second counter is connected to the second inputs of the first element and the second element AND form the first and second clock inputs of the device, respectively, for connecting to the monitored outputs of the monitored and reference blocks, respectively, the output of the first element AND is connected to the clock inputs of the first counter and the first signature generator , the output of the second element And is connected to the clock inputs of the second counter and the second signature generator, a group of information outputs of the first and second signal conditioners the tour is connected respectively to the first and second groups of inputs of the comparison unit, the information output groups of which are connected to the group of like inputs of the display unit, the output of the third element I is connected to the installation inputs of the first and second test generators, the first and second signature drivers, the first and second counters, the group information outputs of the register of successive approximations are connected to groups of like inputs of the first and second counters, the output of the completion of the conversion of the register of Yelnia approximations connected to the first input of the third AND gate, a second input coupled to an inverted output of the pulse shaper, the third input третьего элемента И объединен с установочным входом регистра последовательных приближений и подключен к инверсному выходу триггера, пр мой выход которого через элемент задержки соединен с первымthe third element And is combined with the installation input of the register of successive approximations and is connected to the inverse output of the trigger, the direct output of which through the delay element is connected to the first входом элемента ИЛИ, выход которого соединен с тактовым входом регистра последовательных приближений, информационный пход которого объединен с первым входом четвертого элемента И и подключен к выходу сигнала неравенства блока сравнени , вторые входы второго элемента ИЛИ и четвертого элемента И объединены и подключены к пр мому выходу формировател  импульсов, вход которого подключен к выходу первого элемента ИЛИ, второй вход первого элемента ИЛИ подключен к выходу переполнени  первого счетчика, выход четвертого элемента И соединен с входом разрешени  блока индикации, установочныйthe input of the OR element, the output of which is connected to the clock input of the sequential approximation register, the information pass of which is combined with the first input of the fourth AND element and connected to the output of the inequality signal of the comparison unit; the second inputs of the second OR element and the fourth AND element are connected and connected to the forward output of the raiser pulses, the input of which is connected to the output of the first element OR, the second input of the first element OR is connected to the overflow output of the first counter, the output of the fourth element AND with the input resolution of the display assembly installation вход и вход сброса триггера соединены со- ответстврино с замыкающим и размыкающим контактами элемента коммутации, подвижный контакт которого подключен к шине нулевого потенциала.the trigger input and the reset input are connected respectively to the closing and opening contacts of the switching element, the movable contact of which is connected to the zero potential bus. 2, Устройство по п.1, от л и ч а ю ще ё с   тем, что блок сравнени  содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ, выход которого образует выход сигнала неравенства блока, выходы группы2, The device according to claim 1, in accordance with the fact that the comparison block contains a group of EXCLUSIVE OR elements, the OR element, whose output forms the output of the block inequality signal, the outputs of the group элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами элемента ИЛИ и образуют группу информационных выходов блока, группа первых и группа вторых входов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы образуют соответственно первую и вторую группы входов блока.the EXCLUSIVE OR elements are connected to the inputs of the OR element and form a group of information outputs of the block, the first group and the second group of inputs of the EXCLUSIVE OR elements form the first and second groups of block inputs, respectively. 29 29 Риг.ЗRig.Z