SU1668996A1

SU1668996A1 - Посто нное запоминающее устройство

Info

Publication number: SU1668996A1
Application number: SU894735471A
Authority: SU
Inventors: Яхья Наджар; Андрей Григорьевич Накалюжный; Владимир Петрович Тарасенко
Original assignee: Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1989-07-11
Filing date: 1989-07-11
Publication date: 1991-08-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах дл вычислени функций. Целью изобретени вл етс расширение области применени устройства за счет считывани значений не только пр мой, но и обратной функций. Устройство содержит дешифратор 1, демультиплексор 2, матрицу 3 запоминающих элементов, мультиплексор 4 и шифратор 5. Устройство позвол ет считывать значени пр мой и обратной монотонных функций. 2 табл., 4 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах дл вычислени функций.

Целью изобретени вл етс расширение области применени устройства за счет считывани значений не только пр мой, но и обратной функции.

На фиг. 1 приведена структурна схема устройства;

на фиг. 2 - схема построени функциональной матрицы дл реализации пр мой ,4X и обратной ,5Y функций; на фиг. 3 - то же, дл пр мой YHogaX и обратной функций; на фиг. 4-демультиплексор.

На фиг. 2 и 3 каждый узел матрицы, отмеченный точкой, реализует электрическую двустороннюю св зь между вертикальными и горизонтальными лини ми, вл ющимис входными и выходными цеп ми матрицы.

Устройство содержит дешифратор 1, входы которого вл ютс входами операнда , демультиплексор 2, матрицу 3 эапомина- ющих элементов, мультиплексор 4, шифратор 5, выходы которого вл ютс выходом устройства. Обьединенные управл ющие входы демультиплексора 2 и мультиплексора 4 вл ютс входом 6 задани режима работы устройства.

При конкретной реализации устройства в качестве дешифратора 1 может быть использована микросхема К155ИД4. Мультиплексор 4 может быть реализован на микросхемах 555КП11. Демультиплексор 2 может быть построен на элементах И и НЕ- на микросхемах 555ЛИ1 и 555ЛН1, как показано на фиг.4.

Шифратор 5-может быть построен с использованием микросхемы К555ИВ1, котора непосредственно обеспечивает кодирование до 8 сигналов, поступающих на ее входы. В случае большего количества входных сигналов кодировать их возможно при каскадном включении нескольких таких микросхем. Матрица запоминающих элементов 3 может быть реализована с использованием программируемой логической матрицы-микросхемы 556РТ2. Кроме того, в качестве матрицы 3 может быть использована люба БИС матричной структуры с программируемыми (электрическим или масочным способом) св з ми.

Устройство может считывать значени монотонных функций (пр мые и обратные). Наиболее полно возможности устройства про вл ютс при считывании значений линейных функций. Точность воспроизведени обратной линейной функции зависит от ее вида. Пусть ,

AY а(Х+ДХ)-аХ аДХ.

Таким образом, если а 1 , тошагДУ дискретизации Y будет больше ДХ .Если же а 1, то ДУ ДХ

Программирование матрицы 3 дл реализации пр мой функции ,4X по сн етс табл. 1, где указано соответствие между входами и выходами матрицы (длина входных и выходных слов ). Программирование матрицы 3 дл реализации пр мой функции Y log2X и обратной функции X antlog2 по сн етс табл, 2, где операнды X и Y представлены двоичными словами длиной в 5 разр дов. 5 Если считать, что с помощью матрицы 3 функций log2X воспроизводитс с посто нным шагом дискретизации аргумента ДХ (равным 1), то обратна функци будет иметь переменный шаг дискретизации ар- 0 гумента ДУ . Этот шаг зависит от величины операндов ,5 если 1 У 2;

,25 если 2 У 3;

,125если 3 Y 4 .

В общем случае

ДУ Iog2 ( X + ДХ ) - logzX log X +VAX

Поскольку У 2 , то 2у + 1

ДУ Iog2 02у

1од2(2у + 1)-Y.

Следовательно, обратна функци воспроизводитс наиболее точно при больших значени х Y.

Устройство может работать в двух ре5 жимах (в зависимости от управл ющего сигнала О или 1, поступающего на вход 6) считывание значений пр мой или обратной функции соответственно.

Пусть, например, управл ющий сигнал

0 равен О, тем самым будет установлен режим считывани значени пр мой функции ,4X. причем . Тогда на 5-м выходе дешифратора 1 по витс одиночный сигнал , который дем /льтиплексором 2

5 передаетс на 5-ю цепь первой группы входов матрицы 3 (фиг. 1 и 2). Структура матрицы 3 запрограммирована так, что указанный сигнал поступает на цепь 8 первой группы выходов матрицы и далее, через мульти0 плексор 4, на восьмой вход шифратора 5. В результате на выходах шифратора 5 по вл етс двоичный код номера его входа, на котором имеетс единичный сигнал, те.значение ,00(табл. 1).

5 При считывании значени обратной функции ,5Y управл ющий сигнал на входе 6 равен 1. Пусть Y«11,10,тогда на 14-м выходе дешифратора 1 по вл етс единичный сигнал, коммутируемый демультиплек- сором 2 на вторую группу входов матрицы

3. В результате этого возбуждатс дев та цепь второй группы выходов матрицыЗ. Далее мультиплексор 4 передает единичный сигнал на дев тый вход шифратора 5, а на его выходах по вл етс значение обратной функции ,5 11,. Последнее значение округлено до ближайшего числа, полностью записываемого с помощью четырех двоичных разр дов.

При считывании значений других пр - мых и обратных функций (например, Y log2X, на фиг.З и 2) устройство работает аналогично.

Claims

Формула изобретени Посто нное запоминающее устройство, содержащее матрицу запоминающих элементов , дешифратор, входы которого вл ютс информационными входами устройства, отличающеес тем, что, с целью расширени области применени ус-

тройства за счет считывани значений как пр мой, так и обратной функций, в него введены демультиплексор, мультиплексор, и шифратор, выходы которого вл ютс информационными выходами устройства, выходы дешифратора соединены с информационными входами демультиплек- сора, выходы первой и второй групп которого соединены соответственно с информационными входами первой и второй групп матрицы запоминающих элементов , выходы первой и второй групп которой соединены соответственно с информационными входами первой и второй групп мультиплексора , выходы которого соединены с входами шифратора, управл ющие входы демультиплексора и мультиплексора объединены и вл ютс входом задани режима работы устройства.

Таблица 1

4°/1№&# 4

о / Jf 3 + 5

6

8 9

10 14 12 « 4 5

1 г .} « 6 ( / 0 mini nil e/6fi ffHci }iuitifttttiftSfif

в

1

г

t

f

t

t

/

t

te

t/

«

/J

ft

if

/

7

it

ft

to

H

гг s

it ts 16 n г/ г ю n

Фиг 2

Г

Упрабл мющий

П

9и.4