SU1661656A1

SU1661656A1 - Instantaneous alternating analog signals transducer

Info

Publication number: SU1661656A1
Application number: SU884622159A
Authority: SU
Inventors: Виктор Николаевич Бобровский; Борис Александрович Демидов
Original assignee: Предприятие П/Я В-2015
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1991-07-07

Abstract

Изобретение относитс к радиоэлектронике и может быть использовано дл согласовани по уровню выходного сигнала датчиков информации с аналого-цифровыми преобразовател ми в широком динамическом диапазоне. Цель изобретени - повышение быстродействи устройства. Устройство содержит входной делитель 1 напр жени , дифференциатор 2, синхронизатор 3, резисторы 4 - 7, источники 8, 9 опорного напр жени , двойные компараторы 10, 11, D-триггеры 20, 21, дизъюнкторы 22, 23 и ключи 24, 25 усилител 26. Введение в известное устройство резисторов 12 - 15 двойных компараторов 16 17 и дизъюнкторов 18, 19 позвол ет значение коэффициента усилени усилител переключать в зависимости либо от величины первой производной входного сигнала по времени, либо в зависимости от величины самого входного сигнала, т.е. в зависимости от того, кака из величин в рассматриваемый момент времени имеет большое абсолютное значение, что позвол ет устранить задержку на срабатывание устройства и повысить его быстродействие. 1 ил.The invention relates to electronics and can be used to match the output signal level of information sensors with analog-digital converters in a wide dynamic range. The purpose of the invention is to increase the speed of the device. The device contains an input voltage divider 1, differentiator 2, synchronizer 3, resistors 4–7, sources 8, 9 of the reference voltage, dual comparators 10, 11, D-flip-flops 20, 21, disjunctors 22, 23, and keys 24, 25 amplifier 26. An introduction to the known device of resistors 12-15 double comparators 16-17 and disjunctors 18, 19 allows the value of the amplifier gain to be switched depending on either the magnitude of the first derivative of the input signal over time or depending on the magnitude of the input signal itself, i.e. . depending on which of the values at the considered moment of time has a large absolute value, which makes it possible to eliminate the device response delay and increase its speed. 1 il.

Description

Изобретение относится к радиоэлектронике и может быть использовано для согласования по уровню выходного сигнала датчиков информации с аналого-цифровыми преобразователями в широком динамическом диапазоне.The invention relates to electronics and can be used to agree on the level of the output signal of the information sensors with analog-to-digital converters in a wide dynamic range.

Цель изобретения - повышение быстродействия устройства.The purpose of the invention is to increase the speed of the device.

На чертеже изображена схема преобразователя мгновенного значения переменных аналоговых сигналов.The drawing shows a diagram of an instantaneous value converter of variable analog signals.

Преобразователь содержит входной делитель 1 напряжения, выход которого подсоединен к входам дифференциатора 2 и синхронизатора 3. Выход дифференциатора 2 подключен к первым выводам резисторов 4 и 5, вторые выводы которых подсоединены соответственно через резисторы 6 и 7 к выходам соответствующих источников 8 и 9 опорного напряжения и к первым неинвертирующим входам первого 10 и второго 1Г двойных компараторов, вторые неинвертирующие входы которых заземлены. Общие точки резисторов 4, 6 и 5, 7 подключены соответственно к вторым инвертирующим входам двойных компараторов 10 и 11, а первые инвертирующие входы этих же компараторов соединены с выходом дифференциатора. Выход входного делителя 1 подключён к первым выводам резисторов 12 и 13, вторые выводы которых подсоединены соответственно через резисторы 14 и 15 к выходам соответствующих источников 8 и 9 опорного напряжения и к первым неинвертирующим входам третьего 16 и четвертого 17 двойных компараторов, вторые неинвертирующие входы которых заземлены. Общие точки резисторов 12, 14 и 13, 15 подключены соответственно к вторым инвертирующим входам двойных компараторов 16 и 17, а первые инвертирующие входы этих же компараторов соединены с выходом входного делителя 1 и с входом синхронизатора 3. Выходы первого 10 и третьего 16, второго 11 и четвертого 17 двойных .компараторов подсоединены соответственно к первым и вторым входам соответственно третьего 18 и четвертого 19 дизъюнкторов, выходы которых подключены соответственно к информационным входам первого 20 и второго 21 D-триггеров и к вторым входам соответственно первого 22 и второго 23 дизъюнкторов, первые входы которых соединены с выходом синхронизатора 3. Счетные входы первого 20 и второго 21 D-триггеров подсоединены соответственно к выходам первого 22 и второго 23 дизъюнкторов, а выходы этих же триггеров подключены соответственно к управляющим входам первого 24 и второго 25 ключей усилителя 26, вход которого соединен с выходом входного делителя 1 напряжения.The converter contains an input voltage divider 1, the output of which is connected to the inputs of the differentiator 2 and synchronizer 3. The output of the differentiator 2 is connected to the first terminals of the resistors 4 and 5, the second terminals of which are connected respectively through the resistors 6 and 7 to the outputs of the corresponding voltage sources 8 and 9 and to the first non-inverting inputs of the first 10 and second 1G double comparators, the second non-inverting inputs of which are grounded. The common points of the resistors 4, 6 and 5, 7 are connected respectively to the second inverting inputs of the double comparators 10 and 11, and the first inverting inputs of the same comparators are connected to the output of the differentiator. The output of input divider 1 is connected to the first terminals of resistors 12 and 13, the second terminals of which are connected respectively through resistors 14 and 15 to the outputs of the corresponding voltage sources 8 and 9 and to the first non-inverting inputs of the third 16 and fourth 17 double comparators, the second non-inverting inputs of which are grounded . The common points of the resistors 12, 14 and 13, 15 are connected respectively to the second inverting inputs of the double comparators 16 and 17, and the first inverting inputs of the same comparators are connected to the output of the input divider 1 and to the input of the synchronizer 3. The outputs of the first 10 and third 16, second 11 and the fourth 17 double .comparators are connected respectively to the first and second inputs of the third 18 and fourth 19 disjunctors, respectively, the outputs of which are connected respectively to the information inputs of the first 20 and second 21 D-flip-flops and to the second inputs respectively of the first 22 and second 23 disjunctors, the first inputs of which are connected to the output of the synchronizer 3. The counting inputs of the first 20 and second 21 D-triggers are connected respectively to the outputs of the first 22 and second 23 disjunctors, and the outputs of these triggers are connected respectively to the control inputs of the first 24 and a second 25 key amplifier 26, the input of which is connected to the output of the input voltage divider 1.

Преобразователь работает следующим образом.The converter operates as follows.

Синхронизатор 3 вырабатывает синхроимпульсы в моменты перехода входного аналогового сигнала через нуль. Входной сигнал дифференцируется дифференциатором 2, выходное напряжение которого поступает на вторые инвертирующие входы двойных компараторов 10 и 11 через резисторы 4 и 5, и на первые инвертирующие входы этих же компараторов непосредственно. Опорное напряжение с выходов источников 8 и 9 опорного напряжения' соответственно подается на вторые инвертирующие входы двойных компараторов 10 и 11 через резисторы 6 и 7 и на первые неинвертирующие входы этих компараторов непосредственно. Параллельно входной аналоговый сигнал с выхода входного делителя 1 поступает на вторые инвертирующие входы двойных компараторов 16 и 17 через резисторы 12 и 13 и на первые инвертирующие входы этих же компараторов непосредственно. Опорное напряжение с выходов источников 8 и 9 опорного напряжения подается также на вторые инвертирующие входы двойных компараторов 16 и 17 через резисторы 14 и 15 и на первые неинвертирующие входы этих компараторов непосредственно. Вторые неинвертирующие входы двойных компараторов 10, 11 и16, 17 заземлены.Synchronizer 3 generates clock pulses at the instant of transition of the input analog signal through zero. The input signal is differentiated by a differentiator 2, the output voltage of which is supplied to the second inverting inputs of the double comparators 10 and 11 through resistors 4 and 5, and to the first inverting inputs of the same comparators. The reference voltage from the outputs of the sources of reference voltage 8 and 9, respectively, is supplied to the second inverting inputs of the double comparators 10 and 11 through resistors 6 and 7 and to the first non-inverting inputs of these comparators directly. In parallel, the analog input signal from the output of the input divider 1 is fed to the second inverting inputs of the dual comparators 16 and 17 through resistors 12 and 13 and to the first inverting inputs of the same comparators directly. The reference voltage from the outputs of the sources of reference voltage 8 and 9 is also supplied to the second inverting inputs of the double comparators 16 and 17 through resistors 14 and 15 and to the first non-inverting inputs of these comparators directly. The second non-inverting inputs of the double comparators 10, 11 and 16, 17 are grounded.

Таким образом, напряжение с выхода дифференциатора и входное напряжение с выхода входного делителя непрерывно, сравниваются^ опорными напряжениями. С учетом'этого, если модуль выходного напряжения дифференциатора или модуль входного напряжения превышает модули опорных напряжений, на выходе первого 10 и второго 11 или третьего 16 и четвертого 17 двойных компараторов появляются сигналы, соответствующие уровню логической единицы, которые поступают соответственно на информационные входы D-триггеров 20 и 21 через дизъюнкторы 18 и 19 и на счетные входы этих триггеров через дизъюнкторы 18-22 и 19-23 соответственно. При этом на выходах D-триггеров появляется сигнал логической единицы. Синхроимпульсы с выхода синхронизатора 3 продолжают поступать на счетные входы обоих триггеров через дизъюнкторы 23 и 22. Поэтому при снижении выходного напряжения дифференциатора 2 и выходного напряжения ниже опорных напряжений при первом же синхроимпульсе на выходах D-триггеров появляется сигнал логического нуля. Выход ные сигналы D-триггеров 20 и 21 используются для управления соответственно ключами 24 и 25, которые переключают коэффициент усилителя 26 путем изменения сопротивления в цепи его отрицательной обратной связи.Thus, the voltage from the output of the differentiator and the input voltage from the output of the input divider are continuously compared with the reference voltages. In view of this, if the output voltage module of the differentiator or the input voltage module exceeds the reference voltage modules, signals corresponding to the level of a logical unit appear at the output of the first 10 and second 11 or third 16 and fourth 17 double comparators, which are supplied respectively to the information inputs D- triggers 20 and 21 through the disjunctors 18 and 19 and to the counting inputs of these triggers through the disjunctors 18-22 and 19-23, respectively. In this case, the logic unit signal appears at the outputs of the D-flip-flops. The clock pulses from the output of the synchronizer 3 continue to be supplied to the counting inputs of both triggers through the disjunctors 23 and 22. Therefore, when the output voltage of the differentiator 2 and the output voltage decrease below the reference voltages, a logic zero signal appears at the outputs of the D triggers. The output signals of the D-flip-flops 20 and 21 are used to control the keys 24 and 25, respectively, which switch the coefficient of the amplifier 26 by changing the resistance in the circuit of its negative feedback.

Таким образом,.значение коэффициента усиления усилителя 26 переключается в зависимости либо от величины первой производной входного сигнала по времени, либо в зависимости от величины самого входного сигнала, т.е. в зависимости от того, какая из величин в рассматриваемый момент времени имеет большее абсолютное значение. Тем самым устраняется задержка на срабатывание устройства и повышается его быстродействие.Thus, the gain value of the amplifier 26 is switched depending on either the magnitude of the first derivative of the input signal with respect to time, or depending on the magnitude of the input signal itself, i.e. depending on which of the values at the moment in time has a greater absolute value. This eliminates the delay on the operation of the device and improves its speed.

Возврат D-триггеров осуществляется синхроимпульсами с выхода синхронизатора 3, что обеспечивает постоянство коэффициента усиления усилителя 26 в пределах полуволн входного сигнала.The return of D-flip-flops is carried out by sync pulses from the output of the synchronizer 3, which ensures the constant gain of the amplifier 26 within the half-wavelength of the input signal.

Предлагаемое устройство разработано для согласования индукционных преобразователен ток - напряжение с аналого-цифровым преобразователем, входное напряжение для которого не должно превышать 2В. Номинальное выходное напряжение индукционных преобразователей равно 14В (амплитудное значение) при возможном увеличении в отдельных режимах до тридцатикратного значения, т.е. до 420В. С учетом этого коэффициента деления входного делителя напряжений принят равным Ко = 210. Для перекрытия такого динамического диапазона выбраны три значения коэффициентов усиления усилителя Kyi = 32, Ку2 =4, Куз = 1. Когда входной сигнал или его производная по модулю ниже модуля опорных напряжений, то усилитель работает с коэффициентом усиления Kyi =32.The proposed device is designed to coordinate induction current-voltage converters with an analog-to-digital converter, the input voltage for which should not exceed 2V. The nominal output voltage of induction converters is equal to 14V (amplitude value) with a possible increase in individual modes to a thirty-fold value, i.e. up to 420V. Given this division factor of the input voltage divider, it is taken equal to Ko = 210. To block this dynamic range, three values of the gain of the amplifier Kyi = 32, Ku2 = 4, Kuz = 1 were selected. When the input signal or its derivative is modulo lower than the reference voltage module, then the amplifier works with a gain of Kyi = 32.

При подключении к цепи с измеряемым током его быстродействие практически не зависит от фазы включения и приближается к максимальному значению.When connected to a circuit with a measured current, its speed is practically independent of the switching phase and approaches the maximum value.

Благодаря простоте, высокой точности преобразования входного сигнала 8 большом динамическом диапазоне и высокому быстродействию преобразователь может найти широкое применение в самых различных приложениях электроники, автоматики и других областей техники.Due to the simplicity, high accuracy of the input signal 8 conversion over a large dynamic range and high speed, the converter can be widely used in a wide variety of applications in electronics, automation and other areas of technology.

Claims

Формула изобретения Преобразователь мгновенного значения переменных аналоговых сигналов, содержащий входной делитель, вход которого соединен с входной клеммой, а выход которого через дифференциатор подключен к первым инвертирующим входам первого и второго двойных компараторов, первые неинвертирующие входы которых подключены соответственно к выходам первого и второго источников опорного напряжения, вторые инвертирующие входы первого и второго двойных компараторов через первый и второй резисторы подключены к выходу дифференциатора, а через третий и четвертый резисторы - соответственно к выходам первого.и второго источников опорного напряжения, вторые неинвертирующие входы компараторов за. землены, выход синхронизатора соединен с первыми входами первого и второго дизъюнкторов, выходы которых соответственно соединены со счетными входами первого и второго D-триггеров, выходы которых подключены соответственно к управляющим входам первого и второго ключей усилителя с переключаемым коэффициентом усиления, вход которого вместе с входом синхронизатора подключен к выходу входного делителя, отличающийся тем. что, с целью повышения . быстродействия, в устройство дополнительно введены третий и четвертый двойные компараторы, третий и четвёртый дизъюнкторы, выходы которых соответственно соединены с информационными входами первого и второго D-триггеров и с вторыми входами первого и второго дизъюнкторов. первый и второй входы третьего дизьюнктора соединены соответственно с выходами первого и третьего двойных компараторов, первый и второй входы четвертого дизьюнктора соединены соответственно с выходами второго и четвертого двойных компараторов, причем выход входного делителя соединен с первыми инвертирующими входами третьего и четвертого двойных компараторов, первые неинвертирующие входы которых соединены соответственно с выходами первого и вто-. рого источников опорного напряжения, вторые инвертирующие входы третьего и четвертого двойных компараторов через пятый и шестой резисторы соединены с выходом входного делителя, а через седьмой и восьмой резисторы - с выходами соответственно первого и второго источников опорного напряжения, вторые неинвертирующие вхо- . ды третьего и четвертого двойных компараторов заземлены.SUMMARY OF THE INVENTION An instantaneous value converter of variable analog signals comprising an input divider whose input is connected to an input terminal and whose output is connected through a differentiator to the first inverting inputs of the first and second double comparators, the first non-inverting inputs of which are connected respectively to the outputs of the first and second voltage sources , the second inverting inputs of the first and second double comparators through the first and second resistors are connected to the output of the differentiator And through the third and fourth resistors - pervogo.i respectively to the outputs of the second voltage references, the second non-inverting inputs of the comparators. ground, the synchronizer output is connected to the first inputs of the first and second disjunctors, the outputs of which are respectively connected to the counting inputs of the first and second D-flip-flops, the outputs of which are connected respectively to the control inputs of the first and second keys of the amplifier with a switchable gain, the input of which together with the synchronizer input connected to the output of the input divider, characterized in that. that, in order to increase. performance, the device additionally introduced the third and fourth double comparators, the third and fourth disjunctors, the outputs of which are respectively connected to the information inputs of the first and second D-flip-flops and with the second inputs of the first and second disjunctors. the first and second inputs of the third disjunctor are connected respectively to the outputs of the first and third double comparators, the first and second inputs of the fourth disjunctor are connected respectively to the outputs of the second and fourth double comparators, and the output of the input divider is connected to the first inverting inputs of the third and fourth double comparators, the first non-inverting inputs which are connected respectively to the outputs of the first and second. of the source of the reference voltage, the second inverting inputs of the third and fourth double comparators are connected through the fifth and sixth resistors to the output of the input divider, and through the seventh and eighth resistors to the outputs of the first and second reference voltage sources, the second non-inverting inputs. The third and fourth double comparators are grounded.