SU1654846A1 - Electromechanical integrator - Google Patents
Electromechanical integrator Download PDFInfo
- Publication number
- SU1654846A1 SU1654846A1 SU884497591A SU4497591A SU1654846A1 SU 1654846 A1 SU1654846 A1 SU 1654846A1 SU 884497591 A SU884497591 A SU 884497591A SU 4497591 A SU4497591 A SU 4497591A SU 1654846 A1 SU1654846 A1 SU 1654846A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- input
- inputs
- output
- outputs
- Prior art date
Links
Landscapes
- Gyroscopes (AREA)
Abstract
Изобретение относитс к аналоговой вычислительной технике и предназначено дл использовани в навигационных системах. Цель изобретени - повышение точности интегрировани . Повышение точности св зано с построением ИТГ с высокостабилизированным коэффициентом передачи. Дл этого выходы 12-14 ИТГ 4 соединены с формировател ми 5-7 импульсов, которые управтают подключением стабилизированного источника 11 питани наThe invention relates to analog computing and is intended for use in navigation systems. The purpose of the invention is to improve the accuracy of integration. Increased accuracy is associated with the construction of ITG with a highly stabilized transmission coefficient. For this, outputs 12-14 of ITG 4 are connected to shapers of 5-7 pulses, which control the connection of a stabilized power source 11 to
Description
Изобретение относитс к аналоговой вычислительной технике и предназначено дл использовани в навигационных системах.The invention relates to analog computing and is intended for use in navigation systems.
Цель изобретени - повышение точности интегрировани .The purpose of the invention is to improve the accuracy of integration.
На фиг. 1 представлена функциональна схема электромеханического интегратора; на фиг. 2 - схемы формирователей; на фиг. 3 - циклограмма, по сн юща работу интегратора.FIG. 1 is a functional diagram of an electromechanical integrator; in fig. 2 - driver circuits; in fig. 3 is a sequence diagram explaining the work of the integrator.
Электромеханический интегратор (фиг. 1) содержит интегрирующий усилитель 1, усилитель 2 мощности, исполнительный двигатель 3, импульсный тахогенератор (ИТГ) 4, формирователи 5-7 импульсов, формирователь 8 эталонных интервалов времени, ключи 9 и 10, источник 11 стабилизированного напр жени .The electromechanical integrator (Fig. 1) contains an integrating amplifier 1, a power amplifier 2, an executive motor 3, a pulse tachogenerator (ITG) 4, shapers 5-7 pulses, shaper 8 reference time intervals, keys 9 and 10, a source of stabilized voltage 11.
ИТГ 4 содержит конт актные щетки 12-14, вл ющиес первым, третьим и вторым выходами импульсного тахоге- нератора.ITG 4 contains contact brushes 12-14, which are the first, third, and second outputs of the pulse tachogenerator.
Первый 6 и второй 7 формирователи импульсов содержат (фиг. 2) два D- триггера 15 и 16 и инвертор 17, причем входы инверторов вл ютс тактовыми входами формирователей, D- и R- входы триггера вл ютс соответственно информационным и установочным входами формирователей, С-входы триггеров 16 вл ютс синхронизирующими входами , а пр мые выходы триггеров 15 и 16 соответственно первым и вторым выходами формирователей 6 и 70The first 6 and second 7 pulse drivers contain (Fig. 2) two D-flip-flops 15 and 16 and an inverter 17, the inverter inputs being the clock inputs of the drivers, and the D and R inputs of the trigger respectively the information and setting inputs of the drivers, C The inputs of the flip-flops 16 are the clock inputs, and the direct outputs of the flip-flops 15 and 16 are, respectively, the first and second outputs of the drivers 6 and 70
Третий формирователь 5 импульсов содержит инверторы 18 и 19, элемент И 20 и D-триггер 21, пр мой и инверсный выходы которого вл ютс пр мым и инверсным выходами формировател 5, входы инверторов 18 и 19 вл ютс соответственно информационным и установочным входами формировател 5,The third pulse shaper 5 contains inverters 18 and 19, element 20 and D-flip-flop 21, the forward and inverse outputs of which are the forward and inverse outputs of the shaper 5, the inputs of the inverters 18 and 19 are respectively the information and installation inputs of the shaper 5,
Формирователь 8 эталонных интервалов времени содержит стабилизированный генератор 22 импульсов, элемент ИЛИ 23 и счетчик 24 импульсов, выходы младших и старших разр дов которогоThe shaper 8 reference time intervals contains a stabilized generator of 22 pulses, an element OR 23 and a counter of 24 pulses, the outputs of the lower and higher bits of which
5five
00
5five
00
5five
00
вл ютс выходами соответственно начала и конца временных интервалов, а входы элемента ИЛИ 23 вл ютс информационным входом формировател 8.are the outputs of the beginning and end of the time intervals, respectively, and the inputs of the element OR 23 are the information input of the imaging unit 8.
На фиг. 3 обозначены выходные напр жени Q и q блоков с соответствующими индексами, UTf- корректирующий сигнал, Т - период следовани корректирующих импульсов, завис щий от скорости 0) вращени двигател 3, Тц - длительность корректирующих импульсов .FIG. 3 denotes output voltages Q and q of blocks with corresponding indices, UTf is a correction signal, T is the period of the following correction pulses, depending on the speed 0) of the motor 3, Tz is the duration of the corrective pulses.
Интегратор работает следующим образом .The integrator works as follows.
Предположим, что входные сигналы Ua и&И такие, что двигатель 3 и ИТГ 4 имеют угловую скорость вращени СО по часовой стрелке (фиг. 1). На ключи 9 и 10 подаютс стабилизированные напр жени +U и -Uc от источника 11 и сигналы управлени с формирователей 6 и 7. В зависимости от знака СО к входу коррекции интегрирующего усилител 1 подключаютс либо +ис, либо -Uc на врем , определ емое длительностью импульсов с выхода формирователей 6 и 7.Suppose that the input signals Ua and & And such that engine 3 and ITG 4 have an angular velocity of rotation WITH clockwise (Fig. 1). Keys 9 and 10 are supplied with stabilized voltages + U and -Uc from source 11 and control signals from drivers 6 and 7. Depending on the sign of CO, either + is or -Uc is connected to the correction input of the integrating amplifier 1 for the time determined pulse duration from the output of the formers 6 and 7.
Если в пределах времени Т C0 const, то коэффициент передачи ИТГ определ етс формулойIf within the time T C0 const, the ITG transfer coefficient is determined by the formula
КTO
TulleTulle
тгmr
Ж NW N
где N - число ламелей коммутатораwhere N is the number of switch lamellae
ИТГ„ITG „
При заданной СО и при нахождении контактных щеток 12-14 (фиг. 1) на провод щих участках выходные напр жени инверторов 17 и 18 (сигналы , Qg) имеют высокий уровень и соответствуют логической 1, Сиг- пал . (На выходе элемента И 20) повтор ет сигнал Q} с задержкой, равной времени переключени элемента 20, и поступает на импульсный тактирующий С-вход D-трйггера 21, на D-входе которого уже присутствует сигнал 0, 1. Триггер 2Т переходит в единичное состо ние, таким образом сигналWith a given CO and when the contact brushes 12-14 (Fig. 1) are located in the conductive areas, the output voltages of the inverters 17 and 18 (signals, Qg) are high and correspond to the logical 1, Cigtal. (At the output of element 20) repeats the signal Q} with a delay equal to the switching time of element 20, and arrives at the pulsed clocking C-input of the D-trigger 21, at the D-input of which signal 0, 1 is already present. a single state, so the signal
516516
Q соответствует логической 1 и поготавливает входные цепи D-тригге- ров 15.Q corresponds to logical 1 and prepares input circuits of D-flip-flops 15.
Дальнейша работа схемы определ етс направлением вращени . В данном случае вначале по вл етс сигнал со щетки 14 и передним фронтом сигнала Qi, поступающего на импульсный тактирующий С-вход D-триггера 15, перезаписывает на выход триггера . Сигнал , пройд логический элемент ИЛИ 23, коммутирует режим Счет счетчика 24, подава логическую 1 на входы РЕ, СЕР и СЕТ этого счетчика. Счетчик 24 начинает считать импульсы UT, поступающие на его счетный вход - импульсный С-вход - с выхода генератора 22 импульсов. Формирование временного интервала Тц осуществл етс подбором необходимого числа п просуммированных импульсов, т.е. . Например, если Т„ определ етс от первого поступающего импульса до восьмого, то (). Регулировка может осуществл тьс путем использовани различных разр дов счетчика дл управлени . БудемFurther operation of the circuit is determined by the direction of rotation. In this case, the signal from the brush 14 first appears and the leading edge of the signal Qi arriving at the pulsed clocking C input of the D flip-flop 15 overwrites the trigger output. The signal passed the logical element OR 23, switches the mode Counter Counter 24, giving logical 1 to the inputs PE, CEP and CET of this counter. The counter 24 begins to count the pulses UT arriving at its counting input — the pulsed C input — from the generator output 22 pulses. The formation of the time interval TC is carried out by selecting the necessary number of n summed pulses, i.e. . For example, if T "is defined from the first incoming pulse to the eighth pulse, then (). Adjustment can be made by using different counter bits for control. Will be
считать, что TU определ етс временем между сигналом q0, соответствующим- первому импульсу, и сигналом q, соответствующим импульсу 2К, Выходной импульс q0 сво им передним фронтом перезаписывает на выход D-триггера 161, т.е. Q становитс равным логической 1. Сигнал вызывает срабатывание ключа 9, контакты которого замыкаютс , и напр жение +UC поступает на один из входов интегрирующего усилител 1 (фиг. 1) (напр жение Urr).assume that TU is determined by the time between the signal q0 corresponding to the first pulse and the signal q corresponding to the 2K pulse. The output pulse q0 with its leading edge overwrites the output of the D flip-flop 161, i.e. Q becomes equal to logical 1. The signal triggers the switch 9, the contacts of which are closed, and the voltage + UC goes to one of the inputs of the integrating amplifier 1 (Fig. 1) (voltage Urr).
Как только на счетчик 24 поступает заданное число импульсов, сигнал qK, равный логической 1, поступает на вход инвертора 19 и логический О с выхода этого элемента (сигнал Qg), поступив на инверсный несинхронизируемый R-вход D-триггера 21, приводит его в состо ние О. Сигнал Q, равный логическому О, с пр мого выхода D-триггера 21, поступив через второй выход блока 5 на инверсные R-входы D-триггеров 15 и счетчика 24, сбрасывает их в состо ние логического О. Сигнал , размыкает ключ 9, который снимает напр жение +IL сAs soon as the counter 24 receives a specified number of pulses, the signal qK, equal to logical 1, arrives at the input of the inverter 19 and the logical O from the output of this element (signal Qg), arriving at the inverse asynchronous R input of the D flip-flop 21, causes it to O. The signal Q, equal to the logical O, from the direct output of D-flip-flop 21, arriving through the second output of block 5 to the inverse R-inputs of D-flip-flops 15 and counter 24, resets them to the state of logical O. Signal, opens the key 9, which removes voltage + IL with
,е v. входа интегрирующего усилител 1. Однако длительность Т должна бытьe v. input of the integrating amplifier 1. However, the duration T must be
гарантированноguaranteed
и меньше,and less
00
5five
чем врем между импульсами на контактных щетках 12 и 13 при максимальной угловой скорости (Лthan the time between pulses on the contact brushes 12 and 13 at the maximum angular velocity (L
После сброса D-триггеров на выходе инвертора 17 по вл етс сигнал логической 1 (), но так как (т.е. на инверсном R-входе и на D-входе D-триггера 15 логические О ), D-триггер 15 не может выйти из состо ни логического О, т.е. гарантированно , аналогично и О. и, следовательно, ключ 10 не пропускает - Uc на вход интегратора.After resetting the D-flip-flops, the logical 1 () signal appears at the output of the inverter 17, but since (i.e., the inverse R input and the D input of the D flip-flop 15 are logical O), the D flip-flop 15 cannot exit the state of logical o, i.e. guaranteed, the same as O. and, therefore, the key 10 does not allow - Uc to the integrator input.
При изменении направлени вращени интегратор работает аналогично. При подаче Ufl const 0 на выходе усилител 1 возникает линейно убывающее напр жение U0u, которое, прой0 д усилитель 2 мощности, поступает на двигатель 3. Двигатель начинает равноускоренно вращатьс , например, против часовой стрелки. В определенный мрмент ключ tO по сигналу форми5 ровател 7 импульсов выдает импульс Urr -Uc. При этом знак напр жени на входе усилител t становитс отрицательным . Напр жение и0 начинает возрастать, а двигатель тормозитьс ,When changing the direction of rotation, the integrator works in a similar way. When Ufl const 0 is applied, a linearly decreasing voltage U0u appears at the output of amplifier 1, which, when power amplifier 2 passes to the motor 3. The engine starts to rotate evenly, for example, counterclockwise. At a certain time, the key tO, according to the signal from the pulse generator 7, gives a pulse Urr –Uc. In this case, the sign of the voltage at the input of the amplifier t becomes negative. Voltage u0 begins to increase, and the engine brakes,
0 продолжа вращатьс в прежнем направлении , а потом незначительно в обратном. При прекращении действи итг напр жение на входе усилител 1 становитс больше нул и процесс, описывающий работу интегратора, циклически повтор етс .0 continues to rotate in the same direction, and then slightly in the opposite direction. Upon termination, the voltage at the input of amplifier 1 becomes greater than zero, and the process describing the operation of the integrator repeats cyclically.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884497591A SU1654846A1 (en) | 1988-07-21 | 1988-07-21 | Electromechanical integrator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884497591A SU1654846A1 (en) | 1988-07-21 | 1988-07-21 | Electromechanical integrator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1654846A1 true SU1654846A1 (en) | 1991-06-07 |
Family
ID=21405659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884497591A SU1654846A1 (en) | 1988-07-21 | 1988-07-21 | Electromechanical integrator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1654846A1 (en) |
-
1988
- 1988-07-21 SU SU884497591A patent/SU1654846A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 604007, кл. G 06 G 7/18, 1977. Малогабаритна инерциальна система МИС сери 02. Техническое описание. Т. 2, 1974, с. 67-69 и 114-120. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1654846A1 (en) | Electromechanical integrator | |
SU1669079A1 (en) | Controlled pulse repetition rate divider | |
SU900443A1 (en) | Analogue-digital converter | |
SU886235A1 (en) | Digital code-to-relative pulse duration converter | |
SU978355A1 (en) | Rate scaler with countdown ration equal the difference of 2 in n power and 1 | |
SU903860A1 (en) | Number comparison device | |
SU1336249A1 (en) | Device for forming multiposition encoded sequences | |
SU819796A1 (en) | Linear interpolator | |
SU1298910A1 (en) | Frequency divider with variable countdown | |
SU1193672A1 (en) | Unit-counting square-law function generator | |
SU1430946A1 (en) | Digital generator of periodic functions | |
SU1150731A1 (en) | Pulse generator | |
SU855531A1 (en) | Digital phase inverter | |
SU1709269A1 (en) | Digital linear interpolator | |
SU1598146A1 (en) | Commutator | |
SU1751845A1 (en) | Pulse-width modulator | |
SU756632A1 (en) | Binary code-to-time interval converter | |
SU606210A1 (en) | Frequency divider with variable division coefficient | |
SU1307581A1 (en) | Device for checking pulse sequence | |
SU1045407A2 (en) | Pulse distributor | |
SU583436A1 (en) | Device for checking comparison circuits | |
SU1635259A1 (en) | Number-to-time converter | |
RU2019032C1 (en) | Travel-to-code converter | |
SU860306A1 (en) | Converter of time intervals to digital code | |
SU607212A2 (en) | Arrangement for obtaining error signal of two pulse trains |