SU1647590A1 - Local network station controller - Google Patents

Abstract

Изобретение относитс  к цифровым системам св зи, в частности к локальным сет м передачи данных, и может быть использовано дл  обмена данными в локальных информационно- вычислительных и управл ющих сет х. Цель изобретени  - повышение пропускной способности сети за счет уменьшени  задержек на обработку информации в станци х и уменьшени  количества служебной информации в передаваемых пакетахо Контроллер станции локальной сети содержит профессор 6, блок 7 посто нной пам ти, блок 9 сопр жени  с абонентом и многоканальный коммутатор 10 доступа к пам ти, блок 5 логики передачи, блок 4 логики приема и блок 8 пам ти. В контроллере станции локальной сети блоки 4 и 5 дл  увеличени  быстродействи  используют пр мой доступ к блоку 8 пам ти. 6 ил. (ЛThe invention relates to digital communication systems, in particular, to local data transmission networks, and can be used for data exchange in local information and computational networks and control networks. The purpose of the invention is to increase network capacity by reducing delays in processing information in stations and reducing the amount of service information in the transmitted packets. The LAN station controller contains Professor 6, permanent memory unit 7, subscriber interface unit 9, and multi-channel switch 10 memory access, transfer logic block 5, reception logic block 4, and memory block 8. In the controller of a local network station, blocks 4 and 5 use direct access to memory block 8 to increase speed. 6 Il. (L

Description

А-BUT-

елate

&&

I-.I-.

т it i

К приемопередатчику Фм.ЪTo FM transceiver

JJ

Изобретение относитс  к цифровым системам электросв зи, в частности к локальным сет м передачи данных, и может быть использовано дл  обмена данными в локальных информационно- вычислительных и управл ющих сет х.The invention relates to digital telecommunication systems, in particular, to local data transmission networks, and can be used for data exchange in local information and computational and control networks.

Целью изобретени   вл етс  повышение пропускной способности сети за счет уменьшени  задержки на обработку информации в станции и уменьшени  количества служебной информации в передаваемых пакетах.The aim of the invention is to increase network bandwidth by reducing the processing delay in the station and reducing the amount of overhead information in the transmitted packets.

На фиг.1 представлена структура кольцевой локальной сети; на фиг.2 - формат информационных кадров; на фиг.З - блок-схема контроллера станции локальной сети; на фиг.4 - структурна  схема блока приема; на фкг.5 структурна  схема блока передачи; на фиг.6 - схема анализа адреса, вариант выполнени „Figure 1 shows the structure of the ring LAN; figure 2 - the format of information frames; FIG. 3 is a block diagram of a LAN station controller; figure 4 is a block diagram of the reception unit; on fkg.5 block diagram of the transmission unit; 6 shows an address analysis scheme, an embodiment of

Кольцева  локальна  сеть содержит п абонентов 1 и п контроллеров 2 (фиг.1), каждый из которых подключен к физической среде передачи данных через приемопередатчик 3.Ring local area network contains n subscribers 1 and n controllers 2 (figure 1), each of which is connected to the physical medium of data transmission through the transceiver 3.

Контроллер (фиГоЗ) содержит блок 4 приема, блок 5 передачи, процессор 6, блок 7 посто нной пам ти, блок 8 пам ти, блок 9 сопр жени  с абонентом и многоканальный коммутатор 10 доступа к пам ти.The controller (FIGURE 3) comprises a reception unit 4, a transmission unit 5, a processor 6, a permanent memory unit 7, a memory unit 8, a subscriber interface unit 9, and a multi-channel memory access switch 10.

Блок 4 приема (фиг.4) содержит декодер 12 линейного кода, счетчикThe receiving unit 4 (FIG. 4) contains a linear code decoder 12, a counter

13бит приема, сдвиговый регистр13bit reception, shift register

14приема, декодер 45 проверочного кода, буферный регистр 46 приема, схему 17 анализа адреса, схему 48 выделени  промежутка, элементы И 49 и 20 и контролер 24 пр мого доступа к пам ти (КМДП).14 reception, verification code decoder 45, reception buffer register 46, address analysis circuit 17, gap allocation circuit 48, And 49 and 20 elements, and Direct Memory Access Controller 24 (CMDP).

Блок 5 передачи (фиг.5) содержит буферный регистр 22 передачи, сдвиговый регистр 23 передач, кодер 24 проверочного кода, мультиплексор 25, счетчик 26 бит передачи, кодер 27 линейного кода, мультиплексоры 28-31, триггер 32 режима, триггер 33 выдачи, триггер 34 завершени  трансл ции , элементы И 35 и 36, контроллер 37 пр мого доступа к пам ти и генератор 38 синхрочастоты передачи.The transmission unit 5 (FIG. 5) contains a transmission buffer register 22, a shift shift register 23, a verification code encoder 24, a multiplexer 25, a transmission bit counter 26, a linear code encoder 27, multiplexers 28-31, mode trigger 32, output trigger 33, the termination trigger 34 of the broadcast, the And 35 and 36 elements, the direct memory access controller 37 and the transmit sync frequency generator 38.

Схема 17 анализа адреса (фиг.6) содержит буферный регистр 39 адреса триггер 40 анализа адреса, схему 41 сравнени , элемент ИЛИ 42 к триггер 43 приема.The address analysis circuit 17 (Fig. 6) contains the buffer address register 39, address analysis trigger 40, comparison circuit 41, and OR element 42 to receive trigger 43.

5five

00

5five

00

5five

00

5five

00

5five

Обмен информацией между абонентами , подключенными к сети, происходит следующим образом. Информаци  от абонента, предназначенна  дл передачи удаленному абоненту сети, буферизуетс  в блоке 8 пам ти контроллера и разбиваетс  на пакеты. В адресной части каждого пакета контроллер помещает адрес удаленного контроллера абонента , затем преобразует пакет в кадр (формат кадра показан на фиг.2) и передает его удаленному контроллеру-получателю . Продвига сь по коль- цевой магистрали, кадр, как,правило, проходит через несколько транзитных контроллеров (станций), кроме случаев , когда станци -получатель  вл етс  соседней со станцией-отправителем по направлению передачи. Каждый контроллер анализирует адресную часть кадра и, таким образом, отличает транзитные кадры от кадров, адресе- ванных емуо Кадр, адресованный данному контроллеру, принимаетс  им в блок 8 пам ти, из которого затем прин та  информаци  поступает к абоненту.The exchange of information between subscribers connected to the network is as follows. Information from the subscriber, intended to be transmitted to a remote subscriber of the network, is buffered in block 8 of the memory of the controller and divided into packets. In the address part of each packet, the controller places the address of the remote subscriber controller, then converts the packet into a frame (the frame format is shown in FIG. 2) and transmits it to the remote recipient controller. Moving along a ring highway, the frame usually passes through several transit controllers (stations), except in cases where the receiving station is adjacent to the sending station in the direction of transmission. Each controller analyzes the address part of the frame and, thus, distinguishes transit frames from frames addressed to it. The frame addressed to this controller is received by it into memory block 8, from which the received information is then sent to the subscriber.

Транзитные кадры транслируютс  контроллером (станцией) к следующей станции сети с минимальной задержкой. В случае, если в момент прихода транзитного кадра станци  передает собственный кадр, транзитный кадр буферизуетс  в блоке 8 пам ти данной станции и передаетс  ею в кольцевую магистраль сразу после завершени  передачи своего кадра. Таким образом кажда  станци  в активном состо нии осуществл ет следующие режимы: прием и/или передача, трансл ци .Transit frames are transmitted by the controller (station) to the next network station with a minimum delay. In the event that at the moment of arrival of the transit frame, the station transmits its own frame, the transit frame is buffered in memory block 8 of this station and transmitted to the ring highway immediately after the transmission of its frame is completed. Thus, each station in the active state performs the following modes: reception and / or transmission, translation.

В режиме приема обработка поступающих на вход контроллера (станции) кадров производитс  следующим образом .In the receive mode, the processing of incoming frames by the controller (station) is performed as follows.

Кадры, переданные удаленными станци ми, поступают на вход декодера 12, который выдел ет из линейного кода биты данных, а по характеристическим моментам синхронизации, содержащимс  в линейном коде,- синхро- частоту приема Јпм. Схема 48 выделени  промежутка анализирует наличие синхроимпульсов fnMH выдает сигнал Промежуток в течение тех временных интервалов, когда на вход станции не поступает линейный код. При обнаружении первого синхроимпульса приема схема 18 выделени  промежутка снимает сигнал Промежуток. Этот моментThe frames transmitted by the remote stations are fed to the input of the decoder 12, which extracts the data bits from the linear code, and according to the characteristic synchronization points contained in the linear code, receives the sync frequency of the Ј pm. The gap allocation circuit 48 analyzes the presence of fnMH clock pulses and generates a Gap signal during those time intervals when no linear code is received at the station input. When a first reception clock is detected, the gap selection circuit 18 removes the Gap signal. This moment

идентифицируетс  станцией как момент начала приема кадра. При приеме кадр синхроимпульсы ЈПЛЛгюступают на первый вход первого элемента И 19, на второй вход которого поступает сигнал Промежуток, запрещающий прохождение синхроимпульсов через элемент И 19. Из-за инерционности схемы 18 выделени  промежутка сигнал Про- межуток снимаетс  с некоторой задержкой относительно первого выделенного синхроимпульса f ПДА (соответствующего биту преамбулы), в результате чего этот синхроимпульс не проходит через элемент И 19. Вследствие этого бит преамбулы уничтожаетс , так как запись в сдвиговый регистр 34 приема, декодер 15 проверочного кода и счет синхроимпульсов Јпмсчет- чиком 13 бит приема производитс , начина  со второго синхроимпульса, соответствующего первому биту принимаемого пакета.is identified by the station as the start time of the reception of the frame. When receiving a frame, the PLP pulses start at the first input of the first element I 19, the second input of which receives a Gap signal prohibiting the passage of the sync pulses through the element 19. As the inertia of the gap extraction circuit 18 is removed, the Intermediate signal is removed with some delay relative to the first selected clock f PDA (corresponding to the preamble bit), as a result of which this clock pulse does not pass through the element AND 19. As a result, the preamble bit is destroyed, because the entry in the shift register 34 when A decoder 15 of the verification code and a sync pulse count. The 13 reception bits are produced starting with the second sync pulse corresponding to the first bit of the received packet.

Под каждый восьмой импульс выходе счетчика 13 бит приема по вл етс  синхроимпульс приема байта, означающий, что в сдвиговом регистре 14 приема накоплен байт информации. Синхроимпульсом приема байта произ- водитс  перезапись накопленного байта из сдвигового регистра 14 приема в буферный регистр 16 приема. По первому синхроимпульсу приема байта схема 17 анализа адреса анализирует адресный байт пакета. При этом триггером 40 анализа адреса .(Фиг.6) выдел етс  передний фронт первого синхроимпульса приема байта. Под этот фронт адресный байт из сдвигового регистра 14 приема переписываетс  в буферный регистр 39 адреса, с выходов которого поступает на вторую группу входов схемы 41 сравнени . На первой группе входов схемы 4J сравнени  присутствует значение собственного адреса станции, заданное с помощью перемычек между входами схемы 41 сравнени  и уровн  логического нул  и логической единицы. Если значение адресного байта сравнилось с заданным значением собственного адреса станции (контроллера), на выходе схемы 41 сравнени  по вл етс  сигнал сравнени , служащий дл  перевода станции в режим приема. При этом сигнал с выхода схемы 41 сравнени  через второй вход элемента ИЛИ 42 поступает на вход установки в едини5Under every eighth pulse of the output of the counter 13 reception bits, a sync pulse of a byte appears, which means that there is a byte of information accumulated in the shift register 14 of the reception. The sync pulse byte reception overwrites the accumulated byte from the shift register 14 of the receive into the buffer register 16 of the receive. For the first sync pulse byte reception, the address analysis circuit 17 analyzes the address byte of the packet. In this case, the address analysis trigger 40 (FIG. 6) highlights the leading edge of the first byte reception clock. Under this front, the address byte from the receive shift register 14 is rewritten into the buffer register 39 of the address, from the outputs of which is fed to the second group of inputs of the comparison circuit 41. On the first group of inputs of the 4J comparison circuit there is the value of the station's own address, specified with the help of jumpers between the inputs of the comparison circuit 41 and the level of a logical zero and a logical one. If the value of the address byte is compared with the specified value of the own address of the station (controller), a comparison signal appears at the output of the comparison circuit 41, which serves to put the station into receive mode. In this case, the signal from the output of the comparison circuit 41 through the second input of the OR element 42 is fed to the input of the unit in unit 5

00

Q Q

5 0 s 0 5 0 5 5 0 s 0 5 0 5

цу триггера 43 приема и перевидит его в единичное состо ние. Сигнал с выхода триггера 43 приема разрешает прохождение синхроимпульсов приема байтов через второй элемент И 20 на вход запросов контроллеров 21 пр мого доступа к пам ти. Последний, обраща сь к блоку 8 пам ти через многоканальный коммутатор, переписывает байты принимаемого пакета в блок 8 пам ти. Поскольку разделителем между кадрами, передаваемыми по кольцевой магистрали, служит межкадровый промежуток (интервал молчани ), процедура приема пакета продолжаетс  до тех пор, пока из линии в блок 4 приема поступает линейный код. После приема последнего бита кадра схема 18 выделени  промежутка выдает сигнал Промежуток, прекращаетс  выдача импульсов синхрочастоты приема ЈПАЛ декодером 12 линейного кода. Сигналом Промежуток обнул етс  счетчик 13 бит приема, а также сбрасываютс  триггер 40 анализа адреса и триггер 43 приема в схеме 17 анализа адреса. Передний фронт сигнала Промежуток соответствует моменту окончани  приема пакета (когда весь пакет прин т в блок 8 пам ти станции, а на выходе декодера 15-проверочного кода установилс  результат анализа пакета на корректность). Этим фронтом осуществл етс  прерывание процессора 6, по которому процессор 6 анализирует корректность прин того пакета (по состо нию выхода декодера 15 проверочного кода и его назначение (предназначенный абоненту данной станции или транзитный - по состо нию выхода схемы 41 сравнени ). Блок 4 приема готов к приему следующего кадра,The trigger trigger 43 is received and re-sees it in a single state. The output signal from the receive trigger 43 allows the byte reception clock to pass through the second element 20 to the input of the requests of the controllers 21 of the direct memory access. The latter, accessing memory block 8 via a multi-channel switch, rewrites the bytes of the received packet into memory block 8. Since the interframe gap (silence interval) serves as a separator between frames transmitted over the ring highway, the packet reception procedure continues until a linear code enters the reception unit 4. After receiving the last bit of the frame, the gap extracting circuit 18 generates a Span signal, and the pulsing reception pulses of the PAL decoder 12 of the linear code stop. The Span signal zeroes the 13 receive bits, as well as the address analysis trigger 40 and the reception trigger 43 in the address analysis circuit 17. The leading edge of the signal Span corresponds to the end of the packet reception (when the entire packet is received in memory station 8, and the output of the 15-check code decoder sets the result of the packet analysis for correctness). This front interrupts the processor 6, according to which the processor 6 analyzes the correctness of the received packet (according to the exit status of the check code decoder 15 and its destination (intended for the subscriber of this station or transit) by the exit status of the comparison circuit 41). to receive the next frame,

В каждой станции возможна конфликт- на  ситуаци , когда на вход станции приходит транзитный кадр, а станци  в этот момент передает свой кадр. В этом случае транзитный кадр буферизуетс  в блоке 8 пам ти станции и передаетс  вслед за собственным кадром . При приеме транзитного кадра во врем  передачи своего кадра на выходе схемы 4J сравнени  сигнал сравнени  отсутствует, но триггер 43 приема переведен в единичное состо ние сигналом с инверсного выхода триггера 32 режима, поступающим на ход установки в единицу триггера 43In each station, a conflict is possible - the situation when a transit frame arrives at the station entrance, and the station transmits its frame at this moment. In this case, the transit frame is buffered in block 8 of the station memory and transmitted after its own frame. When a transit frame is received during the transmission of its frame at the output of the comparison circuit 4J, the comparison signal is absent, but the reception trigger 43 is transferred to the one state by the signal from the inverse output of the mode trigger 32 arriving at the installation flow in the trigger unit 43

7171

приема через первый вход элемента ИЛИ 42.receiving through the first input element OR 42.

Передачу собственного пакета стан ци  может начать, если она не находитс  в режиме трансл ции. Передачу инициирует процессор 6. Перед началом передачи он анализирует, находитс  ли станци  в режиме трансл ции (по состо нию выхода схемы 48 выделе ни  промежутка и триггера 43 приема) Если в момент анализа схема 18 выделени  промежутка выдает сигнал Промежуток или при отсутствии сигнала Промежуток триггер 43 приема нахо- 1ДИТСЯ в единичном состо нии (происходит прием кадра из кольцевой магистрали в блок 8 пам ти станции), процессор 6 инициирует работу контроллера 37 пр мого доступа к пам ти, который обращаетс  через многоканальный коммутатор 40 к блоку 8 пам ти, считывает из блока 8 первый байт передаваемого пакета и выдает синхросигнал записи, по которому считанный из блока 8 байт заноситс  в буферный регистр 22 передачи, а триггер 32 режима переводитс  в единичное состо ние , соответствующее режиму передачи пакета. При этом через первый элемент И 35 начинают проходить имThe station can transmit its own packet if it is not in the broadcast mode. The processor is initiated by the transmission 6. Before the beginning of the transmission, it analyzes whether the station is in the broadcast mode (according to the output status of the gap allocation circuit 48 and the reception trigger 43). If, at the time of the analysis, the gap allocation circuit 18 issues a Gap signal or if there is no signal. 43 receiving is DIRECTED in one state (the frame is received from the ring main to the station memory block 8), the processor 6 initiates the operation of the controller 37 of the direct memory access, which is accessed via the multi-channel switch Attorney 40 to memory block 8 reads the first byte of the transmitted packet from block 8 and generates a write clock signal that reads 8 bytes from the block into the transmit buffer register 22, and the mode trigger 32 translates to the unit state corresponding to the packet transfer mode. At the same time through the first element And 35 begin to pass them

пульсы синхрочастоты передачи Јпд от генератора 38, которые поступают на входы синхронизации сдвигового регистра 23 передачи, кодера 24 проверочного кода, счетчика 26 бкт передачи , триггера 33 выдачи и кодера 27 линейного кода. Предварительно (передним фронтом сигнала с выхода триггера 32 режима) триггер 33 выдачи устанавливаетс  в исходное состо ние тем самым формируетс  однобитова  преамбула передаваемого кадра, необходима  дл  настройки декодера 42 линейного кода в станции-получателе кадра. При поступлении первого импулса fnjпреамбула выдаетс  триггером 23 выдачи в кодер 27 и с его выхода в кольцевую магистраль.pulses of the sync frequency of the transmission Јpd from the generator 38, which are fed to the synchronization inputs of the shift register 23 of the transfer, the encoder 24 of the check code, the counter 26 bkt transfer, the trigger 33 of the issue and the encoder 27 of the linear code. Previously (by the leading edge of the signal from the output of the trigger 32 of the mode), the issuing trigger 33 is reset, thereby forming a one-bit preamble of the transmitted frame, which is necessary for tuning the linear code decoder 42 in the receiving station of the frame. When the first impulse arrives fnj, the preamble is issued by the trigger 23 of the output to the encoder 27 and from its exit to the ring main.

Под первый импульс f д (и далее под каждый восьмой) счетчиком 26 бит передачи вырабатываетс  синхроимпуль передачи байта, которым производитс  запись байтов передаваемого пакета в сдвиговый регистр 23 передачи. Этот регистр выполн ет параллелььс- последовательное преобразование информации . Записываемые в него байты выдаютс  в последовательном видеUnder the first pulse f d (and then under every eighth) by the counter 26 transmission bits, a sync pulse of a byte is generated, which records the bytes of the transmitted packet in the shift register 23 of the transmission. This register performs parallel-sequential conversion of information. Bytes written to it are output in sequential form.

8eight

Q Q

00

5five

00

через триггер 33 выдачи и первый мультиплексор 25 в кодер 27 линейного кода, который преобразует биты информации в линейный, например манчестерский , код и выдает его через приемопередатчик в кольцевую магистраль .through the trigger 33 of the issuance and the first multiplexer 25 in the encoder 27 of the linear code, which converts the information bits in the linear, for example, Manchester code, and issues it through the transceiver to the ring highway.

Триггер 33 выдачи служит также дл  нормализации длительности битовых посылок. После записи последнего байта передаваемого пакета в буферный регистр 22 передачи, контроллер 37 пр мого доступа к пам ти выдает в кодер 24 проверочного кода сигнал, по которому кодер 24 проверочного кода переключает первый мультиплексор 25 и через его второй вход выдает в кодер 27 линейного кода проверочную комбинацию. Закончив выдачу проверочной комбинации, кодер 24 проверочного кода выдает процессору 6 прерывание , свидетельствующее о завершении передачи кодра, и сбрасывает триггер 32 режима. При этом запрещаетс  прохождение импульсов синхрочастоты передачи fn через первый элемент И 35, прекращаетс  выдача в кольцевую магистраль линейного кода, что воспринимаетс  другими станци ми как промежуток .The trigger 33 issuance is also used to normalize the duration of bit packages. After writing the last byte of the transmitted packet to the buffer register 22 of the transmission, the controller 37 of the direct memory access issues to the encoder 24 of the check code a signal according to which the encoder 24 of the check code switches the first multiplexer 25 and through its second input gives the encoder 27 of the linear code combination After finishing the issuance of the verification combination, the verification code encoder 24 issues an interrupt to the processor 6, indicating the completion of the transfer of the encoder, and resets the trigger 32 of the mode. In this case, the transmission of pulses of the synchronization frequency fn through the first element 35 is prohibited, the output to the ring trunk of the linear code is stopped, which is perceived by other stations as a gap.

5five

0 5 0 5

g g

5five

Если в блоке 8 станции имеютс  пакеты на передачу, процессор 6, получив прерывание, инициирует передачу следующего пакета, как это описано выше. Если за врем  передачи пакета в блоке 8 станции прин т хот  бы один транзитный пакет, он передаетс  в первую очередь о Если в блоке 8 станции нет пакетов на передачу, поступающие на ее вход транзитные кадры транслируютс  без буферизации в блок 8« Байты транслируемого кадра, накапливаемые в сдвиговом регистре 44 приема , как и при приеме, по синхроимпульсу приема байта переписываютс  в буферный регистр 16 приема, выходы которого в режиме трансл ции через второй мультиплексор 28 подключены к входам сдвигового регистра 23 передачи . Первым синхроимпульсом приема байта триггер 32 режима в блоке 5 логики передачи устанавливаетс  в единичное состо ние, и далее передача транслируемого кадра осуществл етс  так же, как описано дл  режима передачи за исключением того, что транслируемый кадр не подвергаетс  проверке на корректность и кодированию кодером 24 проверочного кода в транслирующей станции. Он транслируетс  без изменений в том виде, в котором был передан станцией-отправителем. Трансл ци  кадра заканчиваетс  с помощью триггера 34 завершени  трансл ции , обеспечивающего передачу последнего байта транслируемого кадра, после чего сбрасываетс  триггер 32 режима.If in block 8 of the station there are packets for transmission, processor 6, upon receiving an interrupt, initiates the transmission of the next packet, as described above. If at least one transit packet was received at station 8 at the station’s transmission, it is transmitted first. If at station 8 there are no packets for transmission, the transit frames arriving at its input are broadcast without buffering to the 8 bytes of the broadcast frame, the reception, accumulated in the shift register 44, as in the reception, is received by the receive sync byte into the receive buffer register 16, the outputs of which are transmitted through the second multiplexer 28 to the inputs of the shift register 23 in the broadcast mode. The first byte reception sync pulse 32 modes in block 5 of the transfer logic is set to one, and then the broadcast frame is transmitted in the same manner as described for the transfer mode, except that the broadcast frame is not checked for correctness and encoded by the encoder 24 code in the broadcasting station. It is broadcast unchanged in the form in which it was transmitted by the sending station. The frame is terminated with the help of a translation end trigger 34, which transmits the last byte of the broadcast frame, after which the mode trigger 32 is reset.

Дл  обмена информацией с абонентом в блок 8 станции выделены буфер- 15 на  зона приема и буферна  зона передачи . При приеме из кольцевой магистрали информации, предназначенной абоненту, она накапливаетс  в буферной зоне приема, из которой через 20 блок 9 сопр жени  с абонентом передаетс  к абоненту. Информаци , подготовленна  абонентом дл  передачи через локальную сеть, заноситс  в буферную зону передачи блока в пам ти, 25 из которой передаетс  в виде пакетов в кольцевую магистраль.For the exchange of information with the subscriber, in the station block 8, a buffer 15 is allocated to the reception area and the transmission buffer area. When receiving from the ring highway information destined for the subscriber, it accumulates in the receive buffer zone, from which, via 20, the 9 interface unit with the subscriber is transmitted to the subscriber. The information prepared by the subscriber for transmission over the local network is stored in the buffer zone of the transmission of the block in the memory, 25 of which is transmitted in the form of packets to the ring highway.

Схема 18 выделени  промежутка представл ет собой формирователь импуль- $0 сов длительностью, превышающей период тактовой частоты приема. За счет такого соотношени  на выходе формировател  поддерживаетс  низкий уровень до тех пор, пока на его вход поступа 35 ет тактова  частота приема. При наступлении межкадрового промежутка подача импульсов тактовой частоты приема на вход формировател  прекращаетс , при этом на его выходе уста- 40 навливаетс  высокий уровень, соответствующий сигналу Промежуток. При возобновлении тактовой частоты приема на выходе формировател  вновь устанавливаетс  низкий уровень. 45Span allocation circuit 18 is a pulse shaper of $ 0 with a duration longer than the receive clock frequency period. Due to this ratio, the output of the imager is kept low until its input arrives at a 35-hour clock frequency. When the interframe gap occurs, the supply of pulses of the receive clock frequency to the input of the imaging unit is stopped, while at its output a high level is set corresponding to the Gap signal. By resuming the receive clock at the output of the imager, the low level is again set. 45

00

5 0 5 5 0 5

0 5 0 50 5 0 5

Claims (1)

Формула изобретени  Контроллер станции локальной сети, содержащий блок приема, блок передачи , процессор, блок пам ти, блок посто нной пам ти и блок сопр жени  с абонентом, адресно-информационно- управл ющий вход-выход процессора соединен с адресно-информационно-управ- л ющим входом-выходом блока сопр жени  с абонентом, адресно-информационно -управл ющим входом-выходом блока посто нной пам ти и адресно-информа- ционно-управл ющимн входами-выходами блока приема и блока передачи, отличающийс  тем, что, с целью повышени  пропускной способности сети за счет уменьшени  задержки на обработку информации в станции и уменьшени  служебной информации в передаваемых пакетах, в него введен многоканальный коммутатор доступа к пам ти, выход блока приема соединен с информационно-управл ющими входами блока передачи и многоканального коммутатора доступа к пам ти, первый информационно-управл ющий вход-выход которого соединен с адресно-и форма- ционно-управл ющим входом-выходом процессора, второй информационно- управл ющий вход-выход многоканального коммутатора доступа к пам ти соединен с информационно-управл ющим входом-выходом блока передачи, третий информационно-управл ющий вход-выход многоканального коммутатора доступа к пам ти соединен с адресно-информа- ционно-управл ющнм входом-выходом блока пам ти, вход и выход блока сопр жени  с абонентом  вл ютс  входом и выходом контроллера дл  св зи с абонентом, вход блока приема и выход блока передачи  вл ютс  входом к выходом контроллера дл  подключени  к физической среде передачи данных.Claims of the Invention A local network station controller comprising a reception unit, a transmission unit, a processor, a memory unit, a permanent memory unit and a interface unit with a subscriber, an address-information-control input-output processor is connected to an address-information-control an input-output of the interface unit with the subscriber, an address-information-control input-output of the permanent memory unit and an address informational-control inputs-outputs of the receiving unit and the transmission unit, characterized in that increase throughput network by reducing the processing delay in the station and reducing service information in the transmitted packets, a multi-channel memory access switch is inserted into it, the output of the receiving unit is connected to the information and control inputs of the transmission unit and the multi-channel memory access switch, the first the information and control input-output of which is connected to the address and formation-control input-output of the processor, the second information and control input-output of the multichannel memory access switch and connected to the information and control input-output of the transmission unit, the third information-controlling input-output of the multichannel memory access switch is connected to the information-information and control input-output of the memory unit, input and output of the interface unit with the subscriber are the input and output of the controller for communicating with the subscriber, the input of the receiving unit and the output of the transmitting unit are the input to the output of the controller for connecting to the physical data transmission medium. к абоненту SS к абоненту /.2 к абоненту 4 иto subscriber SS to subscriber /.2 to subscriber 4 and Фиг.FIG.  рз&ердчна  комбинаци RP & Card Combination управл юща  часть адресна  иасть . п/эеамйипа. the control part is addressable. p / eamyipa. Фиг,IFIG, I чинаrank Фиг.44 K/tpouetK / tpouet Ь же- }ни  с пам тьюB same-} with no memory Кдлоку шит передачиKdloku shit transmission К/уюцсссфной моакщхмоK / yuyussssfnoy moakshkhmo JFJf 1 к многоканальному устройству сок- , второму1 to the multichannel device juice-, the second