SU1647430A1 - Device for measuring phase-shift-keyed radio signal amplitude - Google Patents

Abstract

Устройство дл  измерени  амплитуды радиосигнала фазовой манипул ции предназначено дл  измерени  параметров радиосигналов в радиосв зи и радиолокации. С повышени  точности путем исключени  вли ни  флуктуационного шума на результат контрол  в устройство введены демодул тор 3, модул тор 4. два фильтра 5 и 12 низких частот, блок 10 опорного напр жени , блок 6 задержки, блок 8 синхронизации , решающий блок 7, содержащий компаратор 13, два D-триггера 14 и 15 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16. При поступлении на вход устройства сигнала на выходах демодул тора3 формируютс  соответственно когерентный и демодулированный сигналы . Блок 8 синхронизации, использу  входной когерентный сигнал, формирует последовательность тактовых импульсов, под управлением которых решающий блок 7 вырабатывает на своих выходах логические сигналы, задержанные соответственно на один и на два такта по отношению к демо- дулированному сигналу. При перемножении входного сигнала и сигнала с выхода модул тора 4 в первом умножителе 1 на его выходе по вл етс  сигнал, содержащий вторую гармонику, котора  выдел етс  первым фильтром 5 низкой частоты и задерживаin СA device for measuring the amplitude of a radio signal of phase shift keying is intended for measuring parameters of radio signals in radio communication and radar. With increasing accuracy by eliminating the influence of fluctuating noise on the control result, a demodulator 3, a modulator 4 are inserted into the device. Two filters 5 and 12 low frequencies, a reference voltage block 10, a delay block 6, a synchronization block 8, a decisive block 7 containing comparator 13, two D-flip-flops 14 and 15, and an EXCLUSIVE OR 16 element. When a signal arrives at the device input, demodulator 3 outputs are formed, respectively, coherent and demodulated signals. The synchronization unit 8, using the input coherent signal, generates a sequence of clock pulses, under the control of which the decision unit 7 generates logic signals at its outputs, which are delayed by one and two clock cycles relative to the demodulated signal. By multiplying the input signal and the signal from the output of the modulator 4 in the first multiplier 1, a signal containing the second harmonic appears at its output, which is extracted by the first filter 5 of low frequency and delay C

Description

ОABOUT

ЬъB

мm

4four

А ОA o

етс  на один такт в блоке 6 задержки. Во втором умножителе 11 осуществл етс  перемножение сигнала с выхода блока 6 задержки и сигнала с выхода сумматора 9, в котором осуществл етс  с помощью блока 10 опорного напр жени  смещение логического сигнала, поступающего с второго выхода решающего блока 7. Выходной сигнал второго перемножител  11, содержащий (при наличии) флуктуационный шум, подаетс  на вход второго фильтра 12 низкой частоты, где указанный шум отфильтровываетс , и на его выходе присутствует сигнал, амплитуда которого пропорциональна амплитуде измер емого сигнала. 1 з.п. ф-лы, 2 ил.It is per clock cycle in delay block 6. The second multiplier 11 multiplies the signal from the output of the delay block 6 and the signal from the output of the adder 9, in which the voltage of the second multiplier 11 containing the output signal of the logic signal from the second output of the decisive block 7 is performed by the reference block 10. (if present) the fluctuation noise is fed to the input of the second low-frequency filter 12, where the specified noise is filtered out, and at its output there is a signal whose amplitude is proportional to the amplitude of the measured signal. 1 hp f-ly, 2 ill.

Устройство дл  измерени  амплитуды радиосигнала фазовой манипул ции относитс  к области электрических измерений и предназначено дл  использовани  в радиолокации и других отрасл х, где трубуютс  точные измерени  параметров сигналов.A device for measuring the amplitude of a radio signal of phase shift keying refers to the field of electrical measurements and is intended for use in radiolocation and other branches where accurate measurements of signal parameters are carried out.

Цель изобретени  - увеличение точности измерени  за счет исключени  вли ни  флуктуационного шума на результат измерени .The purpose of the invention is to increase the measurement accuracy by eliminating the influence of fluctuation noise on the measurement result.

На фиг.1 представлена блок-схема устройства; на фиг,2 - временна  диаграмма его работы.Figure 1 presents the block diagram of the device; FIG. 2 is a time chart of his work.

Устройство содержит первый умножитель 1, первый вход которого соединен с входной клеммой 2 устройства и входом демодул тора 3. Первый выход последнего соединен с первым входом модул тора 4, выход которого подключен к второму входу первого умножител  1, выход которого че- рез первый фильтр 5 низкой частоты соединен с входом блока б задержки. Второй выход модул тора 3 подключен к первому входу решающего блока 7 и входу блока 8 синхронизации, выход которого подключен к второму входу решающего блока 7. Первый выход решающего блока 7 присоединен к второму входу модул тора 4, а второй выход подключен к первому входу сумматора 9, второй вход которого соединен с выходом блока 10 опорного напр жени , а выход подключен к первому входу второго умножител  11. Второй вход умножител  11 соединен с выходом блока 6 задержки, а выход- с вторым фильтром 12 низкой частоты. Ре- шающий блок 7 содержит компаратор 13, два D-тригтера 14 и 15 и элемент выход фильтра 12 низкой частоты подключен к выходной клемме 17, ИСКЛЮЧАЮЩЕЕ ИЛИ 16. При этом первый вход компаратора 13 соединен с первым входом решающего блока 7, а выход - с информационным входом первого D-триггера 14, выход которого соединен соответственно с информационнымThe device contains the first multiplier 1, the first input of which is connected to the input terminal 2 of the device and the input of the demodulator 3. The first output of the last is connected to the first input of the modulator 4, the output of which is connected to the second input of the first multiplier 1, the output of which through the first filter 5 low frequency is connected to the input block b delay. The second output of the modulator 3 is connected to the first input of the decision block 7 and the input of the synchronization block 8, the output of which is connected to the second input of the decision block 7. The first output of the decision block 7 is connected to the second input of the modulator 4, and the second output is connected to the first input of the adder 9 whose second input is connected to the output of the reference voltage unit 10, and the output is connected to the first input of the second multiplier 11. The second input of the multiplier 11 is connected to the output of the delay block 6, and the output to the second low-frequency filter 12. The decision block 7 contains a comparator 13, two D-flip-flops 14 and 15, and the element of the low-frequency filter output 12 is connected to the output terminal 17, EXCLUSIVE OR 16. The first input of the comparator 13 is connected to the first input of the decision block 7, and the output is with the information input of the first D-flip-flop 14, the output of which is connected respectively with the information

входом второго D-триггера 15, первым выходом решающего блока 7 и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16. Второй вход последнего соединен с выходом второго D-триггера 15. а выход подключен к второму выходу решающего блока. Входы синхронизации обоих D-триггеров 14 и 15 объединены и подключены к второму входу решающего блока 7.the input of the second D-flip-flop 15, the first output of the decision block 7 and the first input of the EXCLUSIVE OR 16 element. The second input of the latter is connected to the output of the second D-flip-flop 15. and the output is connected to the second output of the decision block. The synchronization inputs of both D-flip-flops 14 and 15 are combined and connected to the second input of the decision block 7.

Устройство работает следующим образом .The device works as follows.

При воздействии на вход устройства сигнала фазовой манипул ции (фиг.2а) на первом и втором выходах демодул тора 3 формируютс  соответственно когерентный сигнал (фиг.2б) и демодулированный сигнал (фиг.2в). Блок 8 синхронизации формирует последовательность импульсов (фиг.2г). Компаратор 13 осуществл ет преобразование демодулированного сигнала в сигнал с логическими уровн ми, который при воздействии на синхровход первого D-триггера 14 очередного импульса блока 8 на выходе D-триггера 14 по вл етс , сигнал (фиг.2д). На выходе модул тора 4 происходит каждый раз переворот фазы (фиг.2е) когерентного сигнала (фиг.2б) при воздействии на его вход логического уровн  О с выхода первого D-триггера 14 (фиг.2д).При умножении амплитуды входного сигнала (фиг.2а) и сигнала с выхода модул тора 4 (фиг.2е) умножителем 1 на его выходе формируетс  сигнал, который выдел етс  первым фильтром 5 низкой частоты (фиг.2ж) и задерживаетс  блоком 6 задержки на один такт (фиг.2з), В решающем блоке 7 на выходе второго D-триггера 15 формируетс  задержанный на два такта демодулированный сигнал (фиг.2и). Элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 16 формируетс  сигнал, полностью совпадающий по форме с сигналом на выходе блока 6 задержки. Сформированный сигнал сдвигаетс  на половину уровн  логической 1 путем сложзни  его в сумматоре 9 с отрицательным напр жением, поступающем с выхода блока 10 опорного напр жени , имеющего величину.равную половине логического уровн  (фиг.2к). Вторым умножителем 11 производитс  умножение сигнала с выхода блока 6 задержки (фиг.2з) и сигнала с выхода сумматора 9 (фиг.2к). Так как сигналы на входах второго умножител  11 совпадают по форме, то на его выходе по витс  сигнал А1 посто нного уровн  (фиг.2л), соответствующий с точностью до посто нного множител  К амплитуде А входного сигнала (А1 КА). Коэффициент К равен произведению коэффициентов передачи последовательно соединенных первого умножител  1, первого фильтра 5 низких частот, блока 6 задержки и второго умножител  11 по отношению к амплитуде входного сигнала . Коэффициент К  вл етс  посто нным дл  данного устройства и не зависит от параметров входного сигнала. При наличии флуктуационного шума во входном сигнале исключение его вли ни  достигаетс  путем фльтрации сигнала, поступающего с выхода второго переключател  11, во втором фильтре 12 низкой частоты,полоса пропускани  которого на несколько пор дков ниже чем полоса пропускани  первого фильтра 5 низких частот.When a phase shift keying signal is applied to the input of the device (Fig. 2a), a coherent signal (Fig. 2b) and a demodulated signal (Fig. 2b) are formed at the first and second outputs of the demodulator 3. The synchronization unit 8 generates a sequence of pulses (figg). The comparator 13 converts the demodulated signal into a signal with logic levels, which, when the first D-flip-flop 14 is affected by the next pulse of the block 8, a signal appears on the output of the D-flip-flop 14, (fig.2d). At the output of the modulator 4, each time a phase reversal (Fig. 2e) of the coherent signal (Fig. 2b) occurs when a logic level O influences its input from the output of the first D-flip-flop 14 (Fig. 2d). When the amplitude of the input signal is multiplied (Fig .2a) and the signal from the output of the modulator 4 (Fig. 2e) by the multiplier 1, a signal is generated at its output, which is extracted by the first low-pass filter 5 (Fig. 2g) and is delayed by a delay unit 6 by one cycle (Fig. 2h) In decision block 7, at the output of the second D-flip-flop 15 a demodulated signal (f ig.2i). The EXCLUSIVE OR 16 element generates a signal that completely coincides in shape with the signal at the output of the delay unit 6. The generated signal is shifted by half the level of logic 1 by combining it in the adder 9 with a negative voltage coming from the output of the reference voltage unit 10 having a value equal to half of the logic level (Fig. 2k). The second multiplier 11 produces a multiplication of the signal from the output of the delay block 6 (Fig. 2h) and the signal from the output of the adder 9 (Fig. 2k). Since the signals at the inputs of the second multiplier 11 coincide in form, then at its output a signal A1 of a constant level (FIG. 2 l) corresponds to a constant multiplier K of the amplitude A of the input signal (A1 KA) with an accuracy of up to a constant. The coefficient K is equal to the product of the transmission coefficients of the first multiplier 1, the first low-pass filter 5, the delay unit 6 and the second multiplier 11 with respect to the amplitude of the input signal. The coefficient K is constant for this device and does not depend on the parameters of the input signal. In the presence of fluctuating noise in the input signal, elimination of its influence is achieved by fluttering the signal from the output of the second switch 11 in the second low-pass filter 12, whose passband is several orders of magnitude lower than the passband of the first low-pass filter 5.

Claims (2)

Формула изобретени  1. Устройство дл  измерени  амплитуды радиосигнала фазовой манипул ции, содержащее первый умножитель, первый вход которого соединен с входной клеммой устройства, второй умножитель, первый вход которого соединен с выходом сумматора , отличающеес  тем, что, с целью повышени  точности измерени , в него введены демодул тор радиосигнала фазовой манипул ции, модул тор, блок синхрониза5 ции, первым и.второй фильтры нижних частот , блок задержки, решающи блок, блок опорного напр жени , причем вход демодул тора соединен с первым входом первого умножител , первый выход соединен с пер0 вым входом модул тора, второй выход подключен соответственно к первому входу решающего блока и входу блока синхронизации , выход которого подключен к второму входу решающего блока, первый выход ко5 торого соединен с вторым входом модул тора , а второй выход с первым входом сумматора, второй вход которого соединен с выходом блока опорного напр жени , выход модул тора подключен к второму входу первого умножител , выход которого через последовательно соединенные первый фильтр нижних частот и блок задержки подключен к второму входу второго умножител ,выход которого соединен с входом второго фильтра нижних частот, выход которого  вл етс  выходом устройства .Claim 1. A device for measuring the amplitude of a phase shift keying signal containing the first multiplier, the first input of which is connected to the input terminal of the device, the second multiplier, the first input of which is connected to the output of the adder, in order to improve the measurement accuracy into it phase-shift keying demodulator, modulator, synchronization unit, first and second low-pass filters, delay unit, decider unit, reference voltage unit, and the demodulator input is connected to By the first input of the first multiplier, the first output is connected to the first input of the modulator, the second output is connected respectively to the first input of the decision unit and the input of the synchronization unit, the output of which is connected to the second input of the decision unit, the first output of which is connected to the second input of the modulator, and the second output with the first input of the adder, the second input of which is connected to the output of the reference voltage block, the output of the modulator is connected to the second input of the first multiplier, the output of which through the first filter connected in series zhnih frequency and delay unit connected to the second input of the second multiplier, whose output is connected to the input of the second lowpass filter, whose output is the output device. 2. Устройство поп.1,отличающее- с   тем, что решающий блок содержит ком0 паратор, два D-триггера, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход компаратора подключен к первому входу решающего блока, выход соединен с информационным входом первого D-триггера, выход которого2. Device pop.1, characterized in that the decision block contains a comparator, two D-flip-flops, an EXCLUSIVE OR element, the comparator input is connected to the first input of the decision block, the output is connected to the information input of the first D-flip-flop, the output of which 5 соединен соответственно с информационным входом второго D-триггера, первым выходом решающего блока и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выхо0 дом второго D-триггера, а выход подключен к второму выходу решающего блока, входы синхронизации обоих D-триггеров объединены и подключены к второму входу решающего блока.5 is connected respectively to the information input of the second D-flip-flop, the first output of the decision block and the first input of the EXCLUSIVE OR element, the second input of which is connected to the output of the second D-flip-flop, and the output is connected to the second output of the decision block, the synchronization inputs of both D-flip-flops are combined and connected to the second input of the decision block. ЛL ад/ЛлЛА/пллл/л)hell / llla / plll / l) аbut 5IVWWWWXA/5IVWWWWXA / i i i i t i i i i i ii i i i t i i i i i i i пP ЧА/ЛАДЛ/ПЛАCHA / LADL / PLA HLHL ГR Фиг. 2FIG. 2