SU1644363A1

SU1644363A1 - Управл емый инвертор

Info

Publication number: SU1644363A1
Application number: SU884428722A
Authority: SU
Inventors: Георгий Яковлевич Лозинский
Original assignee: Предприятие П/Я В-2609
Priority date: 1988-05-23
Filing date: 1988-05-23
Publication date: 1991-04-23

Abstract

Изобретение относитс к усилительной технике. Цель изобретени - снижение дрейфа, повышение и стабилизаци входного сопротивлени . Управл емый инвертор содержит операционный усилитель 1, первый , второй, третий и четвертый резисторы 2, 3, 4, 5, первый, второй и третий ключи 6, 7, 8. В режиме инвертировани входного сигнала первый ключ 6 замкнут, второй и третий ключи 7, 8 разомкнуты. При соответствующем выборе резисторов 2, 3, 4 обеспечиваютс коэффициент передачи устройства , равный -1. и услови дл минимизации дрейфа операционного усилител 1. В режиме повторени входного сигнала первый ключ 6 разомкнут, второй и третий ключи 7, 8 замкнуты. При этом входное сопротивление устройства определ етс величиной четвертого резистора 5, так как первый и второй резисторы 2,3 обесточены. Кроме того, обеспечиваетс коэффициент передачи устройства, равный 1, и сохран ютс услови минимизации дрейфа операционного усилител 1. 1 з.п, ф-лы, 1 ил.

Description

(Л

С

Изобретение относитс к усилительной- технике и может быть использовано в качестве инвертирующего звена аналоговых и цифроаналоговых систем.

Цель изобретени - снижение Дрейфа, повышение и стабилизаци входного сопротивлени .

На чертеже представлена принципиальна электрическа схема предложенного управл емого инвертора.

Предложенный управл емый инвертор содержит операционный усилитель 1, первый , второй, третий и четвертый 2-5 резисторы , первый, второй и третий ключи 6-8. Первый ключ 6 выполнен на первом МДП- транзисторе 9, второй ключ 7 - на втором МДП-транзисторе 10 и согласующем звене 11, третий ключ 8 - на третьем и четвертом 12 и 13 МДП-транзисторах, бипол рном транзисторе 14, токовом ключе 15, п том и шестом резисторах 16 и 17.

Управл емый инвертор работает следующим образом.

В режиме инвертировани входного сигнала замыкаетс первый ключ 6 и размыкаютс второй и третий ключи 7 и 8. В результате третий резистор оказываетс подключенным к нулевой шине. Близким к нулю оказываетс и потенциал неинвертирующего входа операционного усилител 1. Если при этом сопротивлени первого и второго резисторов 2 и 3 равны, коэффициент передачи управл емого инвертора равен -1.В этом режиме входное сопротивление устройства определ етс вторым резистором 3. Если при этом сопротивление третьего резистора 4 равно половине величины каждого из сопротивлений первого и второго резисторов 2 и 3, дрейф операционного усилител минимизируетс . Дл задани описанного режима работы на шину управлени подаетс нулевой потенциал. Этот сигнал переводит первый МДП-транзистор 9 в открытое состо ние, т.е. обеспечивает замыкание первого ключа 6.

Одновременно на выходе согласующего звена 11 по вл етс отрицательное напр жение , которое переводит второй МДП-транзистор 10 в закрытое состо ние, т.е. обеспечивает размыкание второго ключа 7. Одновременно на выходе токового ключа 15 создаетс базовый ток, который переводит бипол рный транзистор 14 в открытое состо ние. При этом через него на затвор третьего МДП-транзистора 12 поступает отрицательное напр жение, перевод щее его в закрытое состо ние, т.е. обеспечивает размыкание третьего ключа 8. В режиме повторени входного сигнала размыкаетс первый ключ 6 и замыкаютс

второй и третий ключи 7 и 8. В результате четвертый резистор 5 оказываетс подключенным между общей шиной и входом устройства , третий резистор 4 оказываетс

подключенным к источнику входного сигнала .

Потенциалы инвертирующего и неинвертирующего входов операционного усилител 1 сравниваютс . При прин том

0 равенстве сопротивлений первого и второго резисторов 2 и 3 коэффициент передачи устройства равен 1. Поскольку в этом режиме первый и второй резисторы 2 и 3 обесточены , входное сопротивление устройства рав5 но сопротивлению четвертого резистора 5. Если выбрать его сопротивление равным сопротивлению второго резистора 3, при переходе устройства из одного режима в другой сохран етс неизменным его шунти0 рующее действие на источник входного сигнала и тем самым исключаетс возможный скачок напр жени на выходе устройства. Услови минимизации дрейфа сохран ютс и в этом режиме работы. Коммутаци клю5 чей происходит аналогично при подаче на шину управлени отрицательного сигнала. Истоковый повторитель на четвертом МДП- транзисторе 13 служит дл подачи входного сигнала на затвор третьего МДП-транзисто0 ра, что улучшает услови работы третьего ключа 8.

Claims

Формула изобретени 1. Управл емый инвертор, содержащий операционный усилитель, первый, второй и

5 третий резисторы, а также первый ключ, при этом инвертирующий вход операционного усилител через первый резистор соединен со своим выходом и непосредственно с первым выводом второго резистора, второй вы0 вод которого вл етс входом устройства, неинвертирующий вход операционного усилител подключен к первому выводу третьего резистора, замыкающий контакт первого ключа соединен с общей шиной, о т л и ч а5 ю щ и и с тем, что, с целью снижени дрейфа, повышени и стабилизации входного сопротивлени , дополнительно введены четвертый резистор, второй и третий ключи, причем замыкающий контакт второго ключа

0 соединен с общей шиной, его размыкающий контакт через четвертый резистор подключен к второму выводу второго резистора, замыкающий контакт третьего ключа и размыкающий контакт первого ключа обьеди5 нены и подключены к второму выводу третьего резистора, размыкающий контаюг третьего ключа соединен с вторым выводом второго резистора, управл ющие входи первого, второго и третьего ключей соединены с шиной управлени .
2. Инвертор по п. 1.отличающийс тем, что первый ключ выполнен на первом МДП-транзисторе, исток которого вл етс замыкающим контактом, сток - размыкающим контактом, а затвор - управл ющим входом первого ключа, второй ключ выполнен на втором МДП-транзисторе и согласующем звене, вход которого вл етс управл ющим входом, исток второго МДП- транэистора - замыкающим контактом, а сток - размыкающим контактом второго ключа, третий ключ выполнен на третьем и четвертом МДП-транзисторах, бипол рном транзисторе, токовом ключе, п том и шестом резисторах, при этом исток третьего

0

МДП-транзистора вл етс замыкающим контактом, сток - размыкающим контактом, а вход токового ключа - управл ющим входом третьего ключа, выход токового ключа соединен с базой бипол рного транзистора, коллектор которого соединен с затвором третьего МДП-транзистора и через п тый резистор - с истоком четвертого МДП-транзистора , а эмиттер с соответствующей шиной источника питани и через шестой резистор - с истоком четвертого МДП-транзистора , затвор которого подключен к истоку третьего МДП-транзистора, а исток - к соответствующей шине источника питани .