SU1644135A1 - Устройство дл вычислени выражени вида @ - Google Patents
Устройство дл вычислени выражени вида @ Download PDFInfo
- Publication number
- SU1644135A1 SU1644135A1 SU894677731A SU4677731A SU1644135A1 SU 1644135 A1 SU1644135 A1 SU 1644135A1 SU 894677731 A SU894677731 A SU 894677731A SU 4677731 A SU4677731 A SU 4677731A SU 1644135 A1 SU1644135 A1 SU 1644135A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- inputs
- register
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в системах цифровой обработки информации. Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени вычислений при нечетном значении числа коэффициентов. Поставленна цель достигаетс введением двух мультиплексоров с их св з ми. 5 ил.
Description
Изобретение относитс к вычислительной технике и предназначено дл использовани в системах цифровой обработки информации.
Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени вычислений при нечетном значении числа коэффициентов.
На фиг. 1 представлена структурна схема предлагаемого вычислительного устройства; на фиг. 2 - пример реализации блока умножени ; на фиг.З- пример реализации комбинационного сумматора; на фиг. 4 и 5 - последовательность вычислени массивов
{У(в:..)Ли fy(2-,)i л УСТНОГО и не
устного k.
В состав вычислительного устройства вход т элемент ИЛИ 1, триггеры 2 и 3, группу регистров 4 результата, элементы И 5-7, мультиплексоры 8 и 9, суммирующий счетчик 10, элемент
ИЛИ 11, элемент 12 задержки блок 13 сравнени , регистр 14 числа коэффициентов , элемент И 15, суммирующий счетчик 16, дешифратор 17, регистры значений коэффициентов 18 и 19, группы элементов И 20 и 21, группа блоков 22 умножени , группа комбинационных сумматоров 23, группа блоков 24 умножени , группа комбинационных сумматоров 25, вход 26 сигнала сопровождени данных, вход 27 установки устройства, вход 28 признака конца массива устройства, вход 29 пуска устройства, информационные входы 30 и 31 устройства, выход 32 сбо устройства , выход 33 сигнала сопровождени данных устройства, информационные выходы 34 и 35 устройства.
В состав блока умножени (фиг. 2) вход т группа элементов ИЛИ 36, перва группа элементов И 37, втора группа элементов И 38, группа элементов
оэ
4ь Јь
GO СП
НЕ 39, группа входов 40 множимого блока , вход 41 положительного значени разр да множител блока, вхо д 42 отрицательного значени разр да множи- тел блока, группа информационных выходов 43 блока.
В состав комбинационного сумматора (фиг, 3) вход т М одноразр дных комбинационных сумматоров 44, перва группа входов 45 комбинационного сумматора , втора группа входов 46 комбинационного сумматора, вход 47 коррекции комбинационного сумматора, группа выходов 48 комбинационного сум матора.
Устройство работает следующим образом .
Перед началом работы подачей сигналов на вход 27 сброса устройства производитс установка устройства в исходное состо ние. При этом сигнал с входа 27 устройства устанавливает в нулевое состо ние регистры 14, 18 и 19, счетчик 16, а пройд через эле- мент ИЛИ 1, устанавливает в нулевое состо ние триггеры 2 и 3 и регистры 4 результата. Кроме того, пройд через второй элемент ИЛИ 11, сигнал сброса устанавливает в нулевое состо ние счетчик 10,
Затем производитс ввод начальных данных. При этом на вход 26 устройства поступает импульс, который проходит через открытый элемент И 15 (триггер 2 установлен в нулевое состо ние ) на счетный вход суммирующего счетчика 16 и по заднему фронту устанавливает этот счетчик в состо ние , равное единице, В результате на первом выходе дешифратора 17 по вл етс единичный сигнал, который поступает на вход разрешени записи регистра 14, В следующем такте на информационные входы 30 устройства по- даетс d-разр дным параллельным кодом значение половины числа коэффициентов aj+fc.; , (j-i, i+1,.. i+k-1), равное (), где k/2 - наибольшее целое, меньшее или равное k/2, а в (d + 1)-м разр де - признак четности , равный если k - четное, t - если k - нечетное, и одновременно на вход 26 подаетс импульс, который проходит через открытый элемент И 15 на вход синхронизации регистра 14- и осуществл ет запись в этот регистр в d разр ды значени половины числа коэффициентов ( + 1),
5
0 5
« $
5
а в (d -f 1)-й разр д - признак четности , поступающие со входов 30 устройства на информационные входы этого регистра, а по заднему фронту этого импульса счетчик 16 устанавливаетс в состо ние, равное двум. В результате на втором выходе дешифратора 17 по вл етс единичный сигнал, который поступает на вход разрешени записи регистра 18, В следующем такте на входы 30 устройства поступают положительные значени коэффициентов a}fi/ , (коэффициенты представл ютс в тернарной системе кодировани , т.е. принимают значени +1, О, -1, поэтому и различают положительные значени коэффициентов - когда , +1, и отрицательные значени - когда -1). Сопровождающий эти данные импульс , подающийс на вход 26 устройства , поступает на вход синхронизации регистров 18 и осуществл ет запись в этот регистр положительных значений коэффициентов .: , а по заднему фронту этого импульса счетчик 16 устанавливаетс в состо ние, равное трем. В результате на третьем выходе дешифратора 17 по вл етс единичный сигнал, который поступает на вход разрешени записи регистра 19, В следующем такте на входы 30 устройства поступают отрицательные значени коэффициентов at +,, , а сопровождающий эти значени импульс, подающийс на вход 26, поступает на вход синхронизации регистра 19 и осуществл ет запись в этот регистр отрицательных значений коэффициентов
af4k-j а по заДнемУ Фронту этого импульса счетчик 16 устанавливаетс в состо ние, равное четырем. Если же на этапе ввода на входы 30 устройства поступают еще какие-либо данные, сопровождаемые импульсом сопровождени , то этот импульс сопровождени проходит с входа 26 на счетный вход счетчика 16 и перебрасывает его по заднему фронту в следующее состо ние, равное п ти. В результате на четвертом выходе дешифратора 19 по вл етс единичный сигнал, который поступает на выход 32 устройства как сигнал сбо устройства при вводе, и процесс ввода начальных данных осуществл етс заново. Если же начальные данные введены без сбо , то после их ввода начинаетс процесс решени , осуществл емый следующим образом.
На вход 29 устройства подаетс сигнал Пуск, который поступает на пр мой вход триггера 2 и перебрасывает его в единичное состо ние. В результате на инверсном выходе этого триггера по вл етс нулевой сигнал, который закрывает элемент И 15, заверша тем самым процесс ввода Начальных данных в устройство, а на пр мом выходе триггера 2 по вл етс единичный сигнал, который открывает элементы И 20 первой группы, элементы И 21 второй группы и элемент И 6. После этого на информационные входы 30 и 31 устройства начинают поступать параллельно два массива данных . л Л
и fxUj)i} где 1 J сопровождаемых импульсами сопровождени , поступающими на вход 26 устройства. В первом такте на входы 30 поступает параллельным кодом значение первой величины х„ массива fx(-zj-0 l а на входы 31 - значение первой величины ХЈ, массива . Значение проходит параллельным кодом через открытые элементы И 20 группы на входы множимого всех блоков 22 умножени первой группы, на входы множител которых поступают значени коэффициентов а Ј11,0,-lX из регистров 18 и 19. В результате, если значение коэффициента, поступающего на 1-й блок 22 умножени (1 1, 2,..., п), вл етс положительным, т.е. ag 1, то это значение коэффициента ар поступает с 1-го выхода регистра 18 через вход 41 блока 22 на.элементы И 37 группы и пропускает значение первого элемента х ц массива .л, у через элементы И 37 группы и через элементы ИЛИ 36 группы на выходы 43 блока без изменени , что соответствует умножению значени Х|( на а + 1. Если же значение -коэффициента,
15
20
25
30
35
40
ции 1-го сумматора 23, на входы которого поступает результат умножени х „ на а, -1 в обратном коде, поступает в младший разр д сумматора
23в качестве единицы коррекции значение ag -1 с 1-го выхода регистра 19. В результате на выходе этого сумматора 23 получаетс значение произJQ ведени х (/ на а -1 в дополнительном коде. Если же значение коэффициента аЈ 0, то единичные сигналы на входах 41 и 42 блока 22 отсутствуют, элементы И 37 группы и И 38 группы закрыты и результат умножени значени х на ар 0 равен нулю. Таким образом, в первом такте при поступлении значени первой величины массива ГХ( на входы блоков 22 умножени происходит умножение этого значени на коэффициенты aj и произведени х(( ag поступают на входы 1-х сумматоров 23, а так как на вторую группу входов этих сумматоров 23 с выходов регистров 4 результатов группы поступают нулевые значени , так как регистры 4 предварительно сброшены в нулевое состо ние, то произведени xn i ag проход т через сумматоры 23 без изменени (за исключением случа , когда ар -1 ив сумматоре к обратному коду произведени Хц1 ар добавл етс в младший разр д единица, перевод ща это произведение в дополнительный код). Одновременно аналогичным образом с помощью блоков
24умножени второй группы и сумматоров 25 второй группы образуютс значени произведений х, на коэффициенты a j-j-if.: е-П 0,-1 j из регистров 18 и 19. При этом в нечетных s-x
(s 1, 3,..., п-1) блоках 24 умножени второй группы происходит умножение значени х2 на коэффициенты a(i+k : , поступающие с четных (s + 1)-x поступающего на 1-й блок 22 умножени , выходов регистров 18 и 19, и получив5
0
5
0
5
0
ции 1-го сумматора 23, на входы которого поступает результат умножени х „ на а, -1 в обратном коде, поступает в младший разр д сумматора
23в качестве единицы коррекции значение ag -1 с 1-го выхода регистра 19. В результате на выходе этого сумматора 23 получаетс значение произQ ведени х (/ на а -1 в дополнительном коде. Если же значение коэффициента аЈ 0, то единичные сигналы на входах 41 и 42 блока 22 отсутствуют, элементы И 37 группы и И 38 группы закрыты и результат умножени значени х на ар 0 равен нулю. Таким образом, в первом такте при поступлении значени первой величины массива ГХ( на входы блоков 22 умножени происходит умножение этого значени на коэффициенты aj и произведени х(( ag поступают на входы 1-х сумматоров 23, а так как на вторую группу входов этих сумматоров 23 с выходов регистров 4 результатов группы поступают нулевые значени , так как регистры 4 предварительно сброшены в нулевое состо ние, то произведени xn i ag проход т через сумматоры 23 без изменени (за исключением случа , когда ар -1 ив сумматоре к обратному коду произведени Хц1 ар добавл етс в младший разр д единица, перевод ща это произведение в дополнительный код). Одновременно аналогичным образом с помощью блоков
24умножени второй группы и сумматоров 25 второй группы образуютс значени произведений х, на коэффициенты a j-j-if.: е-П 0,-1 j из регистров 18 и 19. При этом в нечетных s-x
(s 1, 3,..., п-1) блоках 24 умножени второй группы происходит умно
вл етс отрицательным, т.е. ag -1, то это значение коэффициента а. поступает с 1-го выхода регистра 19 через вход 42 блока 22 на входы элементов И 38 группы и пропускает обратный код значени - с выходов элементов НЕ 39 группы через эти элементы И 38 группы и через элементы ИЛИ 36 группы на выходы 43 блока 22, что соответствует умножению значени на а в обратном коде, а дл образовани дополнительного кода произведени х(| а через вход 47 коррек0
5
шиес произведени просуммируютс на нечетных s-сумматорах 25 второй группы с произведени ми, поступающими из соответствующих s-x сумматоров 23 первой группы. А в четных r-х (г 2, 4,..., п) блоках 24 умножени второй группы происходит умножение значени х2, на коэффициенты а,-.:, поступающие с нечетных (г-1)-х выходов регистров 18 и 19, и получившиес произведени суммируютс на четных r-х сумматорах 25 второй группы с произведени ми, поступающими из
16
(r-2)-x сумматоров 23 первой группы. В результате полученные в первом так- те на сумматорах 25 второй группы суммы произведений проступают на информационные входы соответствующих регистров 4 группы и по импульсу сопровождени значений х(( и х(, поступающему на вход синхронизации регистров 4 через открытый элемент Иб, записываютс в эти регистры. В следующем такте на входы множимого блоков 22 умножени первой группы поступает параллельным кодом второе значение х$| массива данных 1х()Л , а на входы множимого блоков 24 умножени второй группы - значение второй величины x(j1 массива х п, у . В результате произведени значений х , на соответствующие коэффициенты a;+.i суммируютс на сумматорах 23 первой группы с соответствующей суммой произведений , полученной в предыдущем тате и поступающей из соответствующих регистров 4, и, поступив на соответ- ствующие сумматоры 25 второй группы, полученный результат суммируетс с поступающим из соответствующего блока 24 умножени произведением значени х4| на соответствующий коэффициент а:,; и запишетс в соответствующий регистр 4 группы. Дальнейшее функционирование устройства при потактном вычислении значений выходных массивов У( и У(71ГЛ происходит ана- логично описанному выше. При этом значени коэффициентов . 0-1 в регистрах 18 и 19 записаны ы в следующей последовательности: в n-м разр де - значение а( , в (n-l)-M значение ае, в (п-2)-м - значение а$ и т.д., и если количество коэффициентов (k) четное и равно числу разр дов (п) этих регистров, то в первом разр де записан коэффициент а (при , в первые (свободные) разр ды регистров 18 и 19 занос тс нулевые значени , в частности при наибольшем нечетном значении k, равном (п-1), свободным будет только разр д регистров 18 и 19. Поэтому на входы множител первого блока 22 умножени первой группы и второго блока 24-умножени второй группы при четном значении k, равном п, поступает значение коэффициента а « с первого выхода регистров 18 и 19, на входы множител второго блока 22 умножени пер- вой группы и первого блока 24 умно
o
5
1
Q 5 0 5 Q
5
358
жени второй группы - значение а с второго выхода регистров 18 и 19 и т.д. и на входы множител последнего n-го блока 22 умножени первой группы и (п-1)-го блока 24 умножени второй группы - значение a с n-го выхода регистров 18 и 19. Дл большей нагл дности последовательность по- тактного вычислени значений выходных массивов {У(г.ф1г и {У(г;}, дл случа четного значени числа коэффициентов k (на примере k-n) представлена на фиг. 4, а дл случа нечетного значени числа коэффициентов k (на примере ), представлена на фиг. 5. При этом в течение первых () тактов никаких значений на выходы устройства не выдаетс , так как на входы управлени выходов мультиплексоров 8 и 9 на второй вход третьего элемента И 7 поступает с пр мого выхода триггера 3 нулевой сигнал и они закрыты. И лишь в ())-м такте значение счетчика 10, подсчитывающего количество импульсов сопровождени , поступающих с выхода элемента И 6 через открытый элемент И 5, совпадает со значением числа коэффициентов (Ck/21-H), записанных в регистр 14, и в результате на выходе блока 13 сравнени по вл етс единичный сигнал, который устанавливает триггер 3 в единичное состо ние , а, задержавшись на такт на элементе 12 задержки, проходит через элемент ИЛИ 11 и сбрасывает счетчик 10 в нулевое состо ние. Триггер 3 закрывает элемент И 5, и, поступив на входы управлени выходов мультиплексоров 8 и 9 и на второй вход треть- его элемента И 7, разрешает выдачу вычисленных значений уп и у, на выходы 34 и 35 и выдачу импульса сопровождени этих значений на выход 33 устройства. В результате в (Јk/2j+ +1)-м такте в случае четного числа коэффициентов k значение
УК + акм. ....+а2х
х
(K-Ol
+ а
х
М
с выходов (п-1)-го регистра 4 группы проходит через первую группу информационных входов первого мультиплексора 8, управл емых нулевым сигналом с выхода (d + 1)-го разр да регистра
14, хран щего признак четности на выходы 34 устройства, а значение
+ а,
av.xz,+ ак,. хм + ...+а2 хи +
Х(К4-0(
с выходов n-го сумматора 23 первой группы проходит через первую группу информационных входов второго мультиплексора 9, управл емых также ну- левым сигналом с выхода (d-H )-го разр да регистра 14, на выходы 35 устройства и через открытый элемент И 7 на выход 33 устройства поступает импульс сопровождени вычислен- ных значений у м и у. . В случае же нечетного значени числа коэффициентов k в ()-M такте значение у., проходит на выходы 34 устройства с выходов n-го сумматора 23 пер вой группы через вторую группу информационных входов первого мультиплексора 8, управл емых единичным сигналом с выхода (d+1)-го разр да регистра 14, а значение у( проходит на выходы 35 устройства с выходов предпоследнего (n-l)-ro сумматора 25 второй группы через вторую группу информационных входов второго мультиплексора 9, управл емых также единичным сигналом с выхода (d+1)-ro разр да регистра 14. В следующем ()-M такте на выходы 34 уст- t ройства поступает значение , а на выходы 35 устройства одновременно
поступает значение уд( (фиг. 4 и 5) и т.д. После того, как на входы 30 и 3 устройства поступ т последние значени массивов переменных Гх(2}-оЛ и {Xt2j)3 на ВХ°Д 28 устройства поступает сигнал с конца массива, который проходит через элемент ИЛИ 1 и сбрасывает в нулевое состо ние триггеры 2 и 3 и регистры 4, заканчива тем самым процесс вычислений в устройстве .
Таким образом, введение двух мультиплексоров с их св з ми позволит в 50 сравнении с известным расширить функциональные возможности устройства за счет обеспечени возможности вычислени выражени не только при четном числе коэффициентов, но и при нечет- 55 ном числе их в услови х двухканаль- ной обработки данных, что позволит расширить область применени предла- . гаемого устройства.
ы164413510
Claims (1)
- Формула изобретени50О 50 .Устройство дл вычислени выражеMk-1ни вида у- - a|4k х- содержащее два триггера, два элемента ИЛИ, четыре элемента И, две группы элементов И, два суммирующих счетчика, элемент задержки, блок сравнени , регистр числа коэффициентов, дешифратор , два регистра значений коэффициентов , две группы блоков умножени , две группы комбинационных сумматоров, группу регистров результата, причем выход первого элемента ИЛИ соединен с входами установки в О первого и второго триггеров и входами установки в О s-x регистров результата группы (s 1, 3, 5,... п-1, где п- разр дность регистра значений коэффициентов ), входы синхронизации регистров результата группы соединены с первым входом первого элемента И, с выходом второго элемента И и первым входом третьего элемента И, второй вход которого соединен с пр мым выходом второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, выход которого соединен со счетным входом первого суммирующего счетчика, вход установки в О которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом элемента задержки, вход которого соединен с входом устновки в 1 второго триггера и выходом равенства блока сравнени , первый информационный вход которого соединен с выходом суммирующего счетчика, второй информационный вход блока сравнени соединен с информационным выходом регистра числа коэффициентов, вход синхронизации которого соединен с выходом четвертого элемента И и со счетным входом второго суммирующего счетчика , выход которого соединен с входом дешифратора, первый выход которого соединен с входом разрешени записи регистра числа коэффициентов, второй выход дешифратора соединен с входом разрешени записи первого регистра значений коэффициентов, третий выход дешифратора соединен с входом разрешени записи второго регистра значений коэффициентов, инверсный выход первого триггера соединенс первым входом четвертого элемента И, пр мой выход первого триггера соеинен с первым входом второго элеента И, с первыми входами элементов И первой группы и первыми входаи элементов И второй группы, выход 1-го разр да первого регистра значений коэффициентов (1 1, 2,... п) соединен с входом положительного значени разр да множител (1-го блока умножени первой группы, вход отриательного значени разр да множител которого соединен с выходом 1-го разр да второго регистра значений коэффициентов и с входом переноса 1-го комбинационного сумматора первой группы, входы первого слагаемого которого подключены к соответствующим выходам 1-го блока умножени первой группы, входы множимого которого соединены с выходами соответствующих элементов И первой группы, входы второго слагаемого r-го комбинационного сумматора первой группы (г 2, 4, 6,... п) соединены с выходами соответствующих разр дов г-го регистра результата группы, выходы s-ro разр да первого и второго регистров значений коэффициентов подключены соответственно к входам положительного и отрицательного значений разр да множител (s + 1)-го блока умножени второй группы, выходы 1-го блока умножени второй группы подключены к соответствующим входам первого слагаемого 1-го комбинационного сумматора второй группы, вход переноса которого соединен с входом отрицательного значени разр да множител 1-го блока умножени второй группы, выход 1-го комбинационного сумматора второй группы подключен к информационному входу 1-го регистра результата группы, входы множимого 1-го блока умножени второй группы соединены с выходами соответствующих элементов И второй группы, вход сиг- нала сопровождени данных устройства подключен к второму входу четвертого элемента И, к входам синхронизации первого и второго регистров значений коэффициентов и к второму входу второго элемента И, вход установки устройства подключен к входу установки в О второго суммирующего счетчика, к входам -установки S О регистра числа коэффициентов, первого и второго регистров значений коэффициентов,505050505к второму входу второго элемента ИЛИ и первому входу-первого элемента ИЛИ, второй вход которого соедин-ен с входом признака массива устройства, вход пуска которого соединен с входом установки в 1 первого триггера, информационные входы первой группы которого подключены к вторым входам соответствующих элементов И первой группы, к входам соответствующих разр дов регистра числа коэффициентов первого и второго регистров значений коэффициентов, четвертый выход дешифратора подключен к выходу сбо устройства , выход третьего элемента И соединен с выходом сигнала сопровождени данных устройства, информационные входы второй группы устройства подключены к вторым входам соответствующих элементов И второй группы, вход второго слагаемого q-ro комбинационного сумматора первой группы (q 3,5,7...п-1)соединены с выходом( -2)- го регистра результата группы, выход суммы s-ro комбинационного сумматора первой группы соединен с входом второго слагаемого s-ro комбинационного сумматора второй группы, выход суммы р-го комбинационного сумматора первой группы (р 2, 4, 6,... п-2) соединен с входом второго слагаемого (р + 2)-го комбинационного сумматора второй группы, выходы r-го разр да первого и второго регистров значений коэффициентов подключены соответственно к входам положительного и отрицательного значени разр да множител (г-1)-го блока умножени второй группы, входы установки в О г-х регистров результата группы соединены с выходом первого элемента ИЛИ, отличающеес тем, что, с целью расширени функциональных возможностей за счет обеспечени вычислений при нечетном значении числа коэффициентов, в него введены первый и второй мультиплексоры, причем пр мой выход второго триггера соединен с управл ющим входом первого и второго мультиплексоров, адресный вход которых соединен с выходом разр да контрол регистра числа коэффициентов , выход (п-1)-го регистра результата группы подключен к первому информационному входу первого мультиплексора , второй информационный вход которого соединен с выходом суммы п-го комбинационного сумматора первой группы и первым информационным входом второго мультиплексора , второй информационный вход которого соединен с выходом суммы (n-l)-ro комбинационного сумматораФие 1второй группы, выход первого мультиплексора соединен с первым информационным выходом устройства, второй информационный выход которого соединен с выходом второго мультиплексора.M ЛMcj Ъ § Ј s| §J J I7 ч 5f5j Ј oтЧ«J$
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894677731A SU1644135A1 (ru) | 1989-04-11 | 1989-04-11 | Устройство дл вычислени выражени вида @ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894677731A SU1644135A1 (ru) | 1989-04-11 | 1989-04-11 | Устройство дл вычислени выражени вида @ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1644135A1 true SU1644135A1 (ru) | 1991-04-23 |
Family
ID=21441223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894677731A SU1644135A1 (ru) | 1989-04-11 | 1989-04-11 | Устройство дл вычислени выражени вида @ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1644135A1 (ru) |
-
1989
- 1989-04-11 SU SU894677731A patent/SU1644135A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1272329, кл. G 06 F 7/544, 1985. Авторское свидетельство СССР № 1444759, кл. G 06 F 7/544, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1644135A1 (ru) | Устройство дл вычислени выражени вида @ | |
SU1411775A1 (ru) | Устройство дл вычислени функций | |
SU1444759A1 (ru) | Вычислительное устройство | |
SU1269124A1 (ru) | Вычислительное устройство | |
SU1141406A1 (ru) | Устройство дл возведени в квадрат и извлечени квадратного корн | |
SU1446627A1 (ru) | Устройство цифровой фильтрации | |
SU1272329A1 (ru) | Вычислительное устройство | |
SU970358A1 (ru) | Устройство дл возведени в квадрат | |
RU2022339C1 (ru) | Множительное устройство | |
SU1509878A1 (ru) | Устройство дл вычислени полиномов | |
SU1647591A1 (ru) | Устройство дл обращени матриц | |
SU991418A2 (ru) | Устройство дл умножени двух N-разр дных чисел | |
SU960804A1 (ru) | Устройство дл умножени | |
SU1142845A1 (ru) | Устройство дл реализации двумерного быстрого преобразовани фурье | |
RU1833896C (ru) | Устройство дл формировани пор дковых статистик | |
SU1024909A1 (ru) | Множительное устройство | |
RU2011215C1 (ru) | Устройство для свертки по модулю три | |
SU860065A1 (ru) | Арифметическое устройство | |
SU1075260A1 (ru) | Устройство дл суммировани @ -разр дных последовательно поступающих чисел | |
RU1795459C (ru) | Многоканальный сигнатурный анализатор | |
SU1474629A1 (ru) | Устройство дл вычислени квадратичной функции | |
SU1015379A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1636842A1 (ru) | Устройство дл вычислени сумм произведений | |
SU1472901A1 (ru) | Устройство дл вычислени функций | |
SU1444817A1 (ru) | Устройство дл вычислени коэффициентов Уолша |