SU1642456A2 - Dc stabilized source - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано в качестве вторичного источника электропитани  радиоэлектронной аппаратуры . Цель изобретени  - расширение функциональных возможностей с сохранением качества выходных параметров и повышение надежности при эксплуатации . Пта цель достигаетс  введением в схему устройства разделительных диодов 7, N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ Ю, N делителей 11 напр жени , N триггеров 12, блока 13 суммировани  количества одновременно поступаюидх сигналов, дешифраторов 14, 15 и блока 3 поразр дного суммировани  . В течение одного цикла осуществл етс  непрерывное и последовательное подключение стабилизаторов 5 посто нного напр жени  к нагрузке 9. В случае выхода из стро  отдельных стабилизаторов 5 обеспечиваетс  сохранение выходных показателей выходного напр жени  устройства и определение неисправных стабилизаторов 5 посто нного напр жени  и их количество . 3 ил. (ЛThe invention relates to electrical engineering and can be used as a secondary source of electrical power for electronic equipment. The purpose of the invention is to expand the functionality while maintaining the quality of the output parameters and improving reliability during operation. This goal is achieved by introducing dividing diodes 7, N elements EXCLUSIVE OR SE, N voltage dividers 11, N flip-flops 12, block 13 summing the number of simultaneously arriving signals, decoders 14, 15 and block 3 of bit-wise. During one cycle, continuous and constant voltage regulators 5 are connected to the load 9. In the event of individual stabilizers 5 failing, the output parameters of the output voltage of the device are preserved and the number of faulty stabilizers 5 is determined. 3 il. (L

Description

Изобретение относитс  к электротехнике и может быть использовано в качестве вторичного источника электропитани  радиоэлектронной аппаратуры .The invention relates to electrical engineering and can be used as a secondary source of electrical power for electronic equipment.

Целью изобретени   вл етс  расширение функциональных возможностей с сохранением качества выходных параметров , повышение надежности при эксплуатации.The aim of the invention is to expand the functionality while maintaining the quality of the output parameters, improving reliability during operation.

На фиг.1 представлена функциональна  схема стабилизированного источника посто нного напр жени ; на фиг.2 - диаграмма его работы; на фиг.З - функциональна  схема реализации блока суммировани  количества одновременно поступающих сигналов. Стабилизированный источник посто нного напр жени  содержит генератор 1 импульсов, выход которого подключен к счетному входу счетчика 2, выполненного с входом установки в О, М выходов которого подключены отдельно к одним М входам блока 3 поразр дного суммировани , М выходов которого подключены к М входам первого дешифратора- 4, N выходов которого подключены к управл ющим входам параллельно включенных стабилизаторов 5.1-5.N посто нного напр жени , входы которых объединены и подключены кFig. 1 shows a functional diagram of a stabilized constant voltage source; figure 2 - diagram of his work; FIG. 3 is a functional implementation scheme of the summation unit for the number of simultaneously incoming signals. The stabilized DC voltage source contains a generator of 1 pulses, the output of which is connected to the counting input of counter 2, made with the installation input in O, the M outputs of which are connected separately to one M inputs of the unit 3 of a variable summation, the M outputs of which are connected to the M inputs of the first a decoder-4, N outputs of which are connected to control inputs of parallel-connected constant-voltage regulators 5.1-5.N, the inputs of which are combined and connected to

ОЭOE

-U-U

Јь СЛС SL

ОЭOE

14)14)

выводу дл  подключени  источника 6 питающег о напр жени , а выходы - через разделительные диоды 7;1-7.Nthe output for connecting the source 6 of the supply voltage, and the outputs through the separation diodes 7; 1-7.N

грузке 9 через фильтр 8 стабилизат 5.2, на остальных выходах первого шифратора 4 - уровень О (фиг.2в,load 9 through the filter 8 stabilize 5.2, the remaining outputs of the first encoder 4 - level O (figv,

объединены и подключены к входу фильт-, 2в), запирающий стабилизаторы 5.1combined and connected to the input filter, 2c), locking the stabilizers 5.1

ра 8, выход которого соединен с .выводом дл  подключени  нагрузки 9, каждый выход дешифратора 4 подключен к одному входу соответствующего элемента 10.1-10.N ИСКЛЮЧАЮЩЕЕ ИЛИ, ДРУ ю гой вход которого через делитель 11.1- 11.N напр жени  соединен с выходом соответствующего стабилизатора 5.1 - 5.N посто нного напр жени , а выход - с входом установки в 1 соответст- 15 вующего триггера 12.1-12.N, выход которого соединен с соответствующим входом блока 13 суммировани  количества одновременно поступающих сигналов , выходы которого одновременно 20 подключены к другим входам блока 3 поразр дного суммировани  и к входам второго дешифратора 14, входы установки в О триггеров 12.1-12.N подключены к входу установки в О счет- 25 чика 2 и выходу третьего дешифратора 15. На фиг.1 обозначены также выходы 16.1-1 б.N триггеров 12.1 - 12.N и выходы 17 второго дешифратора 14,308, the output of which is connected to the output for connecting the load 9, each output of the decoder 4 is connected to one input of the corresponding element 10.1-10.N EXCLUSIVE OR, whose other input through a voltage divider 11.1-11. stabilizer 5.1 - 5.N DC voltage, and the output - to the installation input to 1 of the corresponding trigger 12.1-12.N, the output of which is connected to the corresponding input of the block 13 summing the number of simultaneously incoming signals, the outputs of which simultaneously 20 are connected to friend the inputs of block 3 of the bit summation and to the inputs of the second decoder 14, the inputs of the installation in the O flip-flops 12.1-12.N are connected to the input of the installation in the O of the 25-second 2 and the output of the third decoder 15. Figure 1 also denotes the outputs 16.1-1 b.N triggers 12.1 - 12.N and outputs 17 of the second decoder 14.30

Стабилизированный источник посто нного напр жени , например, при N 3, т .е. N щим образом.A stabilized constant voltage source, for example, with N 3, i.e. N way.

4- 2 работает следуюи 5.3. Задний фронт второго импуль генератора 1 устанавливает счетчик 2 в состо ние 0-1, на третьем вы де первого дешифратора 4 устанавли ваетс  уровень 1, подключающий к нагрузке 9 через фильтр 8 стабил затор 5.3, на остальных выходах пе го дешифратора 4 - уровни О (фиг.2в, 2вЈ), запирающий стабили торы - 5.1 и 5.2. Задний фронт треть го импульса генератора 1 (фиг.2а) мирует управл ющий сигнал через тр тий дешифратор 15, который устанав вает счетчик 2 в первоначальное со сто ние 0-0, начинаетс  следующи цикл последовательного подключени  к нагрузке 9 через фильтр 8 стабил заторов 5.1-5.3, которые отдают то в течение одного периода импульсов генератора 1 импульсов.4-2 works as follows 5.3. The falling edge of the second pulse of the generator 1 sets the counter 2 to the state 0-1, at the third end of the first decoder 4, level 1 is set, connecting to load 9 via filter 8, the stabilizer 5.3, at the other outputs of the first decoder 4 - levels O ( figv, 2b), locking stabilizers - 5.1 and 5.2. The falling edge of the third pulse of the generator 1 (Fig. 2a) mirrors the control signal through the third decoder 15, which sets the counter 2 to the initial state 0-0, the next series connection to the load 9 starts through the filter 8, which stabilizes the jams 5.1 -5.3, which give something for one period of the pulses of the generator 1 pulses.

При выходе из стро  любого стаб лизатора 5.1-5.3, например 5.2, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 будут присутствовать в определенны момент опроса одновременно сигналы разной Аазы, которые сигнализируют о неисправности стабилизатора 5.1 5.3, а при поступлении сигналов одной фазы - о неисправности их. Н выходе элемента 10.2 ИСКЛЮЧАЮЩЕЕ И при этом по вл етс  ,уровень 1, к торый переводит триггер 12.2 в со сто ние 1, которое подаетс  на с ответст вующий вход блока 13 суммир вани  количества одновременно пост пающих сигналов. Блок 13 работает ким образом, что при по влении сиг нала -на любом из его входов, соответственно на выходах по вл етс  сигнал 0-01, причем 1 записыва етс  в младший разр д, при одновре менном по влении сигналов на двух любых входах, соответственно на вы ходах О - 10, при одновременном по влении сигналов на трех любых входах на его - соответственно О When any stabilizer 5.1–5.3, for example, 5.2, for example, 5.2 fails, the output of the EXCLUSIVE OR 10 element will be present at the time of the interrogation at the same time signals of different Aases, which signal a malfunction of the stabilizer 5.1 5.3, and when signals of one phase arrive, they are malfunctioning. The output of the element 10.2 EXCLUSIVE And at the same time, level 1 appears, which takes the trigger 12.2 to the state 1, which is fed to the corresponding input of the unit 13 summing the number of simultaneously receiving signals. Block 13 operates in such a way that, when a signal appears — at any of its inputs, respectively, a 0–01 signal appears at the outputs, with 1 being written to the low-order bit, while the signals at any two inputs appear simultaneously, accordingly, at outputs O - 10, with simultaneous occurrence of signals at any three inputs at its output, respectively,

В момент подключени  посто нного напр жени  после окончани  переходных процессов счетчика 2 устанавливаетс  в одно из четырех возможных состо ний . В данном случае на обоих выходах счетчика 2 нули, т.е. состо ние 0-0 (фиг „26 , 262) . Принимаем во внимание , что эти сигналы передаютс  непосредственно на первый дешифратор 4, т.е. на вторых входах блока 3 пораз- рйдного суммировани  присутствуют уровни О. На первом выходе первого дешифратора 4 устанавливаетс  уровень 1 (фиг.2в,), который позвол ет работать на нагрузку 9 через фильтр 8 стабилизатор 5.1, на остальных выхо дах первого дешифратора 4 - уровни О (фиг.2вг, 2в), запирающие стабилизаторы 5.2 и 5.3. Задний фронт первого импульса генератора 1 (фиг.2а) переводит счетчик 2 в состо ние 1-0, на втором выходе -первого дешифратора 4 (фиг.2в) устанавливаетс  уровень 1, подключающий к на- At the moment of connection of the constant voltage after the end of the transients, the counter 2 is established in one of four possible states. In this case, on both outputs of the counter 2 zeros, i.e. 0-0 state (fig 26, 262). Considering that these signals are transmitted directly to the first decoder 4, i.e. At the second inputs of block 3, the levels O are present. At the first output of the first decoder 4, level 1 is set (FIG. 2B), which allows the stabilizer 5.1 to work on load 9 through filter 8, and the remaining outputs of the first decoder 4 levels O (figvg, 2c), locking stabilizers 5.2 and 5.3. The falling edge of the first pulse of the generator 1 (Fig. 2a) transfers the counter 2 to the state 1-0, at the second output - the first decoder 4 (Fig. 2b) a level 1 is set, which connects to

1642456416424564

грузке 9 через фильтр 8 стабилизатор 5.2, на остальных выходах первого дешифратора 4 - уровень О (фиг.2в,, |load 9 through the filter 8 stabilizer 5.2, on the remaining outputs of the first decoder 4 - level O (figv ,, | |

ьт-, 2в), запирающий стабилизаторы 5.1ьт-, 2в), locking stabilizers 5.1

-, 2в), запирающий стабилизаторы 5.1-, 2c), locking stabilizers 5.1

ю - 15 20 25 30u - 15 20 25 30

3535

4040

4545

5050

5555

и 5.3. Задний фронт второго импульса генератора 1 устанавливает счетчик 2 в состо ние 0-1, на третьем выходе первого дешифратора 4 устанавливаетс  уровень 1, подключающий к нагрузке 9 через фильтр 8 стабилизатор 5.3, на остальных выходах первого дешифратора 4 - уровни О (фиг.2в, 2вЈ), запирающий стабилизаторы - 5.1 и 5.2. Задний фронт третьего импульса генератора 1 (фиг.2а) формирует управл ющий сигнал через третий дешифратор 15, который устанавливает счетчик 2 в первоначальное состо ние 0-0, начинаетс  следующий цикл последовательного подключени  к нагрузке 9 через фильтр 8 стабилизаторов 5.1-5.3, которые отдают ток в течение одного периода импульсов генератора 1 импульсов.and 5.3. The falling edge of the second pulse of the generator 1 sets the counter 2 to the state 0-1, the third output of the first decoder 4 sets the level 1, which connects the stabilizer 5.3 to the load 9 through the filter 8, the O outputs of the first decoder 4 (fig.2b, 2vЈ), locking stabilizers - 5.1 and 5.2. The falling edge of the third pulse of the generator 1 (Fig. 2a) generates a control signal through the third decoder 15, which sets the counter 2 to the initial state 0-0, starts the next cycle of series connection to the load 9 through the filter 8 of stabilizers 5.1-5.3, which return current during one period of the pulses of the generator 1 pulses.

При выходе из стро  любого стабилизатора 5.1-5.3, например 5.2, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10.2 будут присутствовать в определенный момент опроса одновременно сигналы разной Аазы, которые сигнализируют о неисправности стабилизатора 5.1 - 5.3, а при поступлении сигналов одной фазы - о неисправности их. На выходе элемента 10.2 ИСКЛЮЧАЮЩЕЕ ИЛИ при этом по вл етс  ,уровень 1, который переводит триггер 12.2 в состо ние 1, которое подаетс  на соответст вующий вход блока 13 суммировани  количества одновременно поступающих сигналов. Блок 13 работает таким образом, что при по влении сигнала -на любом из его входов, соответственно на выходах по вл етс  сигнал 0-01, причем 1 записываетс  в младший разр д, при одновременном по влении сигналов на двух любых входах, соответственно на выходах О - 10, при одновременном по влении сигналов на трех любых входах на его - соответственно О 1 и т.д.When any stabilizer 5.1-5.3, for example 5.2 fails, the output of the EXCLUSIVE OR 10.2 element will be present at a certain time of the survey simultaneously signals of different Aase, which signal a malfunction of the stabilizer 5.1 - 5.3, and when signals of the same phase arrive, they are malfunctioning. At the output of element 10.2, EXCLUSIVE OR, a level 1 appears, which translates the trigger 12.2 into state 1, which is fed to the corresponding input of the block 13 of the summation of the number of simultaneously incoming signals. Block 13 operates in such a way that when a signal appears — on any of its inputs, respectively, a 0–01 signal appears on the outputs, with 1 being written to the low-order bit, while signals are appearing on any two inputs, respectively, on the outputs O - 10, with the simultaneous appearance of signals on any three inputs on it, respectively - O 1, etc.

II

Примером реализации такого блока 13 может служить функциональна  схема (фиг.З), построенна  на полусумматорах 18 и полных сумматорах 19. Указанна  функциональна  схема выполнена на восьми входах, но по аналогииAn example of the implementation of such a block 13 can serve as a functional diagram (Fig. 3), built on half-adders 18 and full adders 19. The above-mentioned functional diagram is executed on eight inputs, but by analogy

можно спроектировать электрическую схему на требуемое число входов.You can design an electrical circuit for the required number of inputs.

Сигнал О - О 1 с блока 13 поступает на входы блока 3 поразр дного суммировани , в котором происходит его сложение с сигналом, поступающим со счетчика 2. В результате суммировани  на выходе блока 3 сигнал будет на одну единицу больше и соответственно управл ющий сигнал будет переведен на следующую выходную шину первого дешифратора 4. Следовательно , управл ющий сигнал на неисправный стабилизатор 5.2 не поступит, а будет переброшен на исправный стабилизатор 5.3, который будет работать на нагрузку 9 через фильтр 8.The signal O - O 1 from block 13 is fed to the inputs of block 3 of bitwise summation, in which it is added to the signal coming from counter 2. As a result of summing up at the output of block 3, the signal will be one more unit and, accordingly, the control signal will be transferred to the next output bus of the first decoder 4. Consequently, the control signal to the faulty stabilizer 5.2 will not be received, but will be transferred to the operational stabilizer 5.3, which will work for load 9 through the filter 8.

Таким образом, при неисправности стабилизатора 5.2 к нагрузке 9 через фильтр 8 последовательно будут подключатьс  исправные стабилизаторы 5.1 и 5.3, пропуска  неисправный стабилизатор 5.2. Аналогичным образом организуетс  работа в случае неисправного стабилизатора 5.1 или 5.3 Причем сигналы на выходах 16.1-16.N информируют о неисправных стабилизаторах 5.1-5.Н посто нного напр жени , а на выходах 17 второго дешифратора 14 о количестве неисправных стабилизаторов, чго позвол ет при . некотором количестве неисправных стабилизаторов 5.1-5.N формировать сигнал на исполнительный орган дл  отключени  источника питающего напр жени .Thus, in the event of a malfunction of the stabilizer 5.2 to the load 9 through the filter 8, the in-service stabilizers 5.1 and 5.3 will be connected in series, the faulty stabilizer 5.2 will pass. Similarly, work is organized in the event of a defective stabilizer 5.1 or 5.3. Moreover, the signals at the outputs 16.1-16.N inform about the faulty stabilizers 5.1-5. H of a constant voltage, and at the outputs 17 of the second decoder 14 about the number of faulty stabilizers that allows . a certain number of faulty stabilizers 5.1-5.N form a signal to the actuator to disconnect the power supply source.

По сравнению с прототипом в данном устройстве расшир ютс  функциональные возможности при создании .вторичных источников электропитани Compared with the prototype, this device expands the functionality when creating secondary power sources.

5five

5five

00

5five

00

на базе унифицированных стабилизаторов напр жени  малой мощности.on the basis of unified voltage regulators of low power.

Claims (1)

Формула изобретени  Стабилизированный источник посто нного напр жени  по авт.св. Р 1361525, отличающийс  тем, что, с целью расширени  функциональных возможностей с сохранением качества выходных параметров и повышени  надежности при эксплуатации, в него введены N разделительных диодов, N элементов ИСКЛЮЧАЮЩИЕ ШШ, N делителей напр жени , N триггеров, блок суммировани  количества одновременно поступающих сигналов, второй и третий дешифраторы, блок поразр дного суммировани , М входов которого соединены с М выходами счетчика, а М выходов - с М входами первого дешифратора , N выходов которого подключены к одним входам элементов ИСКЛЮЧАЮЩИЕ ИЛИ, другие входы которых через делители напр жени  подсоединены параллельно включенных N стабилизаторов посто нного напр жени , причем эти выходы соединены между собой через разделительные диолы, выходы элементов ИСКЛЮЧАЮЩИЕ ИЛИ соединены с входом установки в 1 триггеров, выходы которых подключены к входам блока суммировани  количества одновременно поступающих сигналов, выходы которого одновременно соединены с входами второго дешифратора и другими входами блока поразр дного суммировани , входы установки в О триггеров объединены и соединены с установкой в О счетчика и с выходом третьего дешифратора, входы которого подключены к М входам первого дешифратора.Claims of the invention. Stabilized source of constant voltage by auth.St. P 1361525, characterized in that, in order to expand functionality while preserving the quality of output parameters and increasing reliability during operation, N dividing diodes, N EXCLUSIVE W, N voltage dividers, N flip-flops, a unit of summing simultaneously received signals are introduced , the second and third decoders, block of summation, the M inputs of which are connected to the M outputs of the counter, and the M outputs to the M inputs of the first decoder, the N outputs of which are connected to the same inputs of the element EXCLUSIVE OR, the other inputs of which are connected via parallel voltage dividers in parallel N N constant voltage regulators, these outputs are interconnected via separation diols, the outputs of the EXCLUSIVE OR elements are connected to the installation input of 1 flip-flops, the outputs of which are connected to the inputs of the sum totaling unit simultaneously arriving signals, the outputs of which are simultaneously connected to the inputs of the second decoder and other inputs of the block of one-bit summation, the installation inputs to O trig ger connected and connected to the installation of the counter and the output of the third decoder, the inputs of which are connected to the M inputs of the first decoder. Фиг.1,1, вat в,at, 6г ,6g «м"M ВAT /г/ Xtt/ g / xtt хз(xs ( М(M ( Х5( /Г5«X5 (/ G5 " Я( Х8I (X8 Г LG l Фиг. ZFIG. Z