SU1636997A1 - Staircase voltage generator - Google Patents
Staircase voltage generator Download PDFInfo
- Publication number
- SU1636997A1 SU1636997A1 SU884617197A SU4617197A SU1636997A1 SU 1636997 A1 SU1636997 A1 SU 1636997A1 SU 884617197 A SU884617197 A SU 884617197A SU 4617197 A SU4617197 A SU 4617197A SU 1636997 A1 SU1636997 A1 SU 1636997A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- pulse
- counter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано , например, в статических преобразовател х с ВММ-регулированием. Цель изобретени - улучшение формы аппроксимации сигнала путем формировани длительности верхней и нижней ступе- нек, котора в два раза больше длительности остальных ступенек, при одновременном расширении функциональных возможностей за счет изменени количества ступенек. Дл достижени цели в устройство, содержащее генератор 1 импульсов, коммутатор 2, реверсивный счетчик 3 импульсов, дешифратор 4, резистивную матрицу 5 и Т.К-с триггер 6, введены IK-триггер 7, элемент НЕ 8, элемент ЗИ 9, элемент 2 2ИЛИ-НЕ 10, элемент 2И 1I. Максимальный уровень кода в реверсивном счетчике 3 и соответственно напр жени на выходной шине 12 ограничиваетс по влением логической единицы на выходе элемента 21 1 1, а минимальный уровень - по влением импульса на выходе переполнени реверсивного счетчика 3. В обоих случа х 1К-триг- геры 6 и 7 обеспечивают задержку переключени коммутатора 3 на один такт, 1 ил. е Ј FJuiDThe invention relates to a pulse technique and can be used, for example, in static transducers with HMM regulation. The purpose of the invention is to improve the shape of the signal approximation by forming the duration of the upper and lower steps, which is twice as long as the remaining steps, while simultaneously expanding the functionality by changing the number of steps. To achieve the goal, a device containing a pulse generator 1, a switch 2, a reversible counter of 3 pulses, a decoder 4, a resistive matrix 5 and TK-with trigger 6, IK-trigger 7, element HE 8, element ZI 9, element 2 2OR-NOT 10, element 2I 1I. The maximum code level in the reversible counter 3 and, accordingly, the voltage on the output bus 12 is limited by the appearance of a logical unit at the output of the element 21 1 1, and the minimum level - by the appearance of a pulse at the overflow output of the reversible counter 3. In both cases x 1K-triggers 6 and 7 provide a delay in switching the switch 3 by one clock cycle, 1 slug. e Ј FJuiD
Description
Изобретение относится к импульсной технике и может быть использовано, например,.в статических преобразователях с ШИМ-регулированием,The invention relates to a pulse technique and can be used, for example, in static converters with PWM regulation,
Цель изобретения - улучшение формы аппроксимации сигнала путем формирования длительности верхней и нижней ступенек, в два раза большей длительности остальных ступенек при одновременном расширении функциональных возможностей за счет обёспе чения возможности изменять количество ступенек.The purpose of the invention is to improve the signal approximation form by forming the duration of the upper and lower steps, twice as long as the remaining steps while expanding the functionality by making it possible to change the number of steps.
На чертеже приведена структурная j схема генератора ступенчатого напряжения .The drawing shows the structural j diagram of the step voltage generator.
Генератор содержит' соединенные последовательно генератор 1 импульсов, коммутатор 2, реверсивный счетчик 3 20 импульсов, дешифратор 4, резистивную ‘ матрицу 5, а также первый 6 и второй 7 IK-триггеры, элемент НЕ 8, элемент·1 ЗИ 9, элемент 2ИЛИ-НЕ 10, элементен 11, выходную шину 12.The generator contains a pulse generator 1 connected in series, a switch 2, a 20 pulse counter 3, a decoder 4, a resistive matrix 5, as well as the first 6 and second 7 IK triggers, element NOT 8, element · 1 ЗИ 9, element 2 OR- NOT 10, element 11, output bus 12.
Прямые выходы первого 6 и второго 7 IK-триггеров соединены с первым и вторым управляющими входами коммутатора 2, а инверсные выходы - с первым и вторым входами элемента ЗИ 9, третий вход которого через элемент НЕ 8 соединен с выходом генератора 1, а выход - с первым входом элемента 2ИЛИ-НЕ 10, второй вход которого соединен с выходом элемента 2И 11, а выход - с С-входом первого 1К~триггера 6, прямой и.инверсный выходы которого соединены с К- и 1-входом второго 1К-триггера 7, С-вход которого соединен с выходом и. генератора 1, а R-вход - с входом записи и выходом переполнения реверсивного счетчика 3, Первый и второй входы элемента 2И 11 соединены с выходами двух разрядов реверсивного счетчика 3, Выход резистивной матрицы 5 соединен с выходной шиной 12. Входы данных реверсивного счетчика 3 соединены с общей шиной.The direct outputs of the first 6 and second 7 IK triggers are connected to the first and second control inputs of switch 2, and the inverse outputs are connected to the first and second inputs of the ZI 9 element, the third input of which is connected through the NOT 8 element to the output of the generator 1, and the output to the first input of element 2 OR NOT 10, the second input of which is connected to the output of element 2I 11, and the output is connected to the C-input of the first 1K ~ trigger 6, the direct and inverse outputs of which are connected to the K- and 1-input of the second 1K-trigger 7 Whose C input is connected to the output of and. generator 1, and the R-input with recording input and overflow output of the reverse counter 3, The first and second inputs of element 2I 11 are connected to the outputs of two bits of the reverse counter 3, The output of the resistive matrix 5 is connected to the output bus 12. The data inputs of the reverse counter 3 are connected with a common bus.
Генератор работает следующим образом, ,The generator operates as follows,,
С генератора 1 импульсы поступают на коммутатор 2, 1К-триггер 6 разрешает прохождение импульсов генератора 1 на вход прямого счета реверсивного счетчика 3, с его выходов импульсы поступает на дешифратор 4, который коммутирует резисторы резистивной матрицы 5, образуя нарастающее ступенчатое напряжение. Реверсивный . счетчик 3 считает в прямом направлении до тех пор, пока на выходе элемента 2И 11 не появится логическая единица. На чертеже показано подключение для шести ступенек. В общем случае необходимо использовать элемент И е большим количеством входов. Этот сигнал через элемент 2ИЛИ-НЕ 10 устанавливает 1К-триггер 6 в исходное состояние. Через период импульсов генератора 1 включается второй 1К-триггер 7, который переключает . коммутатор 2 на вход обратного счета реверсивного счетчика 3. При обратном счете образуется спадающее ступенчатое напряжение. Досчитав до 0, реверсивный счетчик 3 обнуляет второй 1К-триггер 7 и поддерживает нулевую информацию на своих выходах за счет действия входа записи V, который осуществляет параллельную передачу информации с входов Do, Do Dg, D^. Это состояние реверсивного счетчика 3 сохраняется до включения IK— триггера 6, т.е. два такта, после чего цикл повторяется.From generator 1, the pulses are fed to switch 2, 1K-trigger 6 allows the pulses of generator 1 to pass to the input of the direct count of the reverse counter 3, from its outputs the pulses are fed to decoder 4, which switches the resistors of resistive matrix 5, forming an increasing step voltage. Reversible. counter 3 counts in the forward direction until a logical unit appears at the output of element 2I 11. The drawing shows the connection for six steps. In general, it is necessary to use the And element with a large number of inputs. This signal through the element 2OR-NOT 10 sets the 1K-trigger 6 to its original state. After a period of pulses of the generator 1, the second 1K trigger 7 is switched on, which switches. the switch 2 to the input of the countdown of the reversible counter 3. When the countdown is formed, a decreasing step voltage is generated. Counting to 0, the reverse counter 3 resets the second 1K trigger 7 and maintains zero information at its outputs due to the action of the write input V, which carries out parallel information transfer from the inputs D o , D o Dg, D ^. This state of the reverse counter 3 is maintained until the IK trigger 6 is turned on, i.e. two measures, after which the cycle repeats.
Применение описанного технического решения позволяет улучшить форму сигнала и расширить функциональные возможности генератора.Application of the described technical solution allows to improve the waveform and expand the functionality of the generator.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884617197A SU1636997A1 (en) | 1988-09-21 | 1988-09-21 | Staircase voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884617197A SU1636997A1 (en) | 1988-09-21 | 1988-09-21 | Staircase voltage generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1636997A1 true SU1636997A1 (en) | 1991-03-23 |
Family
ID=21413807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884617197A SU1636997A1 (en) | 1988-09-21 | 1988-09-21 | Staircase voltage generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1636997A1 (en) |
-
1988
- 1988-09-21 SU SU884617197A patent/SU1636997A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1401578, кл. Н 03 К 4/02, 1986. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. Л.: Энергоатом- издат, 1986, с. 222, рис. 11-14. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1636997A1 (en) | Staircase voltage generator | |
SU888127A1 (en) | Logic unit testing device | |
SU1322456A1 (en) | Pulse switch with storing control signal | |
SU1157572A2 (en) | Analog storage shift register | |
SU652618A1 (en) | Memory cell for shift register | |
SU1491308A1 (en) | Pulsed gate with control signal storage | |
SU1501100A1 (en) | Function generator | |
SU1614020A1 (en) | Device for checking pulsed sequences | |
SU1531214A1 (en) | Functional counter | |
SU748878A1 (en) | Pulse distributor | |
SU855661A1 (en) | Microprogram control device | |
SU692091A1 (en) | Reversible n-digit pulse counter | |
SU1285455A1 (en) | Multichannel information input device | |
SU959059A1 (en) | Data input device | |
SU1529444A1 (en) | Binary counter | |
SU617831A1 (en) | Code-to-complex shape voltage converter | |
SU1076950A1 (en) | Shift register | |
SU1647866A2 (en) | Device for separating of first and last pulses in series | |
SU1015442A1 (en) | Shift register | |
SU1677867A1 (en) | Bidirectional counting device | |
SU671034A1 (en) | Pulse frequency divider by seven | |
SU1444931A2 (en) | Pulser | |
SU764108A1 (en) | Pulse former | |
SU1236539A1 (en) | Demonstrating device | |
SU1647903A2 (en) | Code-to-pulse repetition period converter |