SU1617629A1 - Устройство усилени - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - уменьшение нелинейных искажений при перегрузке и расширение частотного диапазона. Устройство содержит операционный усилитель 1, логарифмирующие транзисторы (Т) 2 и 3, антилогарифмирующие Т 4 и 5, Т 6 - 9, резисторы 10 - 14, конденсатор 15, диод, выполненный на Т 16, и источник 17 питани . Цель достигаетс  за счет обеспечени  минимальных значений токов Т 7 и 16. 1 ил.

Description

Изобретение относитс  к радиотехнике, а именно к устройствам регулировани  уровн  сигнала, реализующим принцип электронного управлени .

Цель изобретени  - уменьшение нелинейных искажений при перегрузке и расширение частотного диапазона.

На чертеже представлена принципиальна  электрическа  схема устройства усилени .

Устройство усилени  содержит опера-. ционный усилитель 1, первый и второй логарифмирующие транзисторы 2 и 3, первый и второй антилогарифмирующие транзисторы 4 и 5, первый 6, второй 7, третий 8 и четвертый 9 дополнительные транзисторы, первый 10, второй 11, третий 12, четвертый 13 и п тый 14 резисторы, конденсатор 15, диод, выполненный на транзисторе 16, источник 17 питани , вход 18 устройства усилени , вход 19 управлени  и выход 20 устройства усилени .

Коллектор транзистора 8 подключен к коллектору транзистора 6.

Устройство усилени  работает следующим образом.

Допустим, что в режиме поко  напр жение на входе 19 управлени  имеет нулевое значение (относительно общей шины), соответственно нулевое значение будет иметь и напр жение на базах транзисторов 2-5 (также относительно общей шины). В этом случае напр жени  смещени  на эмиттер- ных переходах транзисторов 2-5 можно считать одинаковыми, это означает и равенство их эмиттерных (и, следовательно, коллекторных ) токов. Суммарный ток транзисторов 2 и 4 соответствует эмиттер- ному току транзистора 16, а суммарный ток транзисторов 3 и 5 - эмиттерному току транзистора 7. Таким образом, эмиттерные токи транзисторов 16 и 7 практически одинаковы.

Абсолютна  величина каждого из этих токов определ етс  с учетом параметров соответствующих цепей отрицательной обратной св зи (ООС) по посто нному току с операционного усилител  1. Основной контур ООС по посто нному току с операционного усилител  1 образован включением транзисторов 16 и 2, входное сопротивление зтого усилител  оказываетс  малым, причем транзистор 3 относительно него  вл етс  управл емым источником тока.

равление по току транзистора 3 (как и транзистора 5), т.е. установление этого тока, осуществл етс  посредством транзистора 7, причем функции его как управл емого источника посто нного тока обеспечиваютс  действием ООС через транзисторы 9 и 8. Коллектор транзистора 8 можно подключить и к эмиттеру транзистора 6, тогда действие ООС осуществл етс  через транзисторы 9, 8 и 6. При этом оказываетс  увеличенным входное сопротивление транзистора 7 со стороны эмиттера по посто нному току, в то врем  как величина этого тока стабилизируетс  действием ООС в образующемс  контуре обратной св зи, включающем транзисторы 9, 8 и 6. Назовем этот контур ООС дополнительным.

Рассмотрим, что определ ет величину эмиттерного тока транзистора 7 в режиме поко .

Коллекторный ток транзистора 7 (практически равный его току эмиттера) проходит к шине источника питани  через резисторы 12 и 11. Сопротивление резистора 11 должно быть в несколько раз меньше сопротивлени  резистора 12. Проход щий через резистор 11 эмиттерный ток транзистора 8 должен быть в режиме поко  меньше тока коллектора транзистора 7. При этом относительно шины источника питани  потенциалы баз транзисторов 9 и 8 оказываютс  практически одинаковыми и ток через четвертый резистор 13 отсутствует. На основании этого можно сделать вывод, что падение напр жени  на сопротивлении резисторов 12 и 11, равное напр жению на эмиттерном переходе транзистора 9, достаточно точно определ ет величину посто нного тока коллектора (а следовательно, и эмиттера) транзистора 7:

lK7iU369/(Rl2 + RII),

где 1к7 - коллекторный ток транзистора 7;

иьэЭ - напр жение эмиттерного перехо- да транзистора 9;

Ri2 и RII -сопротивлени  резисторов 12

и 11.

Половина тока эмиттера транзистора 7 в режиме поко  составл ет эмиттерный (а следовательно, и коллекторный) ток транзистора 3, которому автоматически должен соответствовать коллекторный (а следовательно, и эмиттерный) ток транзистора 2, поскольку он вместе с операционным усилителем 1 в основном контуре ООС представл ет уменьшенное сопротивление. Соответственно коллекторный ток транзистора 16 должен быть раоен удвоенной величине тока эмиттера транзистора 2. В результате эмиттерный ток транзистора 16 (который замыкаетс  на выход операционного усили

тел  1) задаетс  током эмиттера транзистора 7 в режиме поко .

Рассмотрим в режиме поко  функционирование дополнительного контура ООС. 5 В этом контуре включены транзисторы 7, 9 и 8 по схеме с общим эмиттером каждый. Усиление по току транзисторов 9 и 8 ограничиваетс  ООС по току через резистор 11 и соответствует отношению сопротивлений. 10 Действием общей ООС в дополнительном контуре сопротивление базовой цепи транзистора 7 вместе с коллекторной цепью транзистора 8 оказываетс  уменьшенным. Поэтому возможны изменени  тока коллек- 15 тора транзистора 6 при установлении режима поко , практически повтор ющиес  изменени ми коллекторного тока транзистора 8 (представл ющего ток обратной св зи в дополнительном контуре ООС). 20 Величина тока эмитгера (и следовательно, коллектора) транзистора 6, определ ема  напр жением на его эмиттерном переходе, задаетс  в зависимости от напр жени  на эмиттерном переходе транзистора 16 и со- 25 противлени  резистора 10.

Коллекторный ток транзистора 6 представл ет здесь сумму коллекторного тока транзистора 8 и тока через резистор 14, который определ етс  его сопротивлением 30 и остаетс  практически неизменным при посто нном напр жении источника 17 питани , поскольку относительно мало падение напр жени  на промежутке коллектор - эмиттер транзистора 9, причем выходное 5 сопротивление последнего оказываетс  уменьшенным действием ООС по напр жению через резистор 13.

При подключении коллектора транзистора 8 к эмиттеру транзис- ора 6 в дополни- 0 тельном контуре ООС включен также транзистор 6 по схеме с общей базой, его коллекторынй ток определ етс  током через резистор 14, причем необходима  величина его эмиттерного тока автоматически обес- 5 печиваетс  установлением соответствующей величины тока коллектора транзистора 8, который замыкаетс  через резистор 10 на выход операционного усилител  1.

Дл  пар транзисторов 2 и 4, 3 и 5, 16 и 6 0 необходимо выполнение условий идентичности параметров и температурной компенсации , что достигаетс  использованием соответствующих интегральных сборок.

При изменении температуры в соответ- 5 ствии с температурным коэффициентом напр жени  на эмиттерном переходе транзистора 9 измен етс  ток транзистора 7 (проход щий через резисторы 12 и 11), а также транзисторов 2-5. При этом дл  схемы показанной на чертеже необходимое

изменение тока транзистора б обеспечиваетс  соответствующим изменением коллекторного тока транзистора 8. При подключении коллектора транзистора 8 к эмиттеру транзистора 6 ток транзистора 6 остаетс  неизмен- ным. что обеспечиваетс  соответствующим изменением коллекторного тока транзистора 8 (проход щего через первый резистор 10). Дл  изменени  температуры ДТ 100° относительна  нестабильность токов транзисторов 2 - 5, 7, 16 может быть до 30%, что практически не имеет большого значени .

При изменении напр жени  источника питани  токи транзисторов 2 - 5, 7 и 16 остаютс  практически неизменными: измен етс  ток через резистор 14, причем ток коллектора транзистора 8 измен етс  на такую же величину, но в противоположном направлении. Последнее не имеет большо- го значени  и может быть учтено при расчетах .

В динамическом режиме при синусоидальном входном сигнале форма токов лога- рифмирующих транзисторов 2 и 3, антилогарифмирующих транзисторов 4 и 5 и транзисторов 7 и 1 6 соответствует форме аналогичных токов устройства-прототипа.

В пол.упериод сигнала, соответствую- щий увеличению тока транзистора 16, возрастающее падение напр жени  на эмиттерном переходе последнего приводит к росту тока транзистора 6, который ограничиваетс  сопротивлением резистора 10. Это происходит когда дифференциальное сопротивление эмиттерного перехода транзистора 6 становитс  меньше сопротивлени  резистора 10, причем максимальный ток (эмиттера или коллектора) может превы- шать примерно вдвое значение тока поко . При этом ток коллектора транзистора 7 уменьшаетс  по сравнению с его значением в режиме поко , соответственно уменьшаетс  ток коллектора транзистора 9 и увели- чиваетс  коллекторный ток транзистора 8. Последний составл ет ток обратной св зи в дополнительном контуре ООС (уменьшающий входное сопротивление транзистора 7), поэтому через коллекторную цепь транзи- стора 8 замыкаетс  коллекторный ток транзистора 6. Изменение (увеличение) тока последнего вызывает снижение тока базы и коллектора транзистора 7, но возникающее увеличение коллекторного тока транзисто- ра 8, практически повтор ющее изменение тока коллектора транзистора 6, вместе с тем преп тствует дальнейшему снижению тока .транзистора 7 по сравнению со значением в режиме поко  (U).

5 0

5 0

Минимальное значение тока коллектор транзистора 7

1к7мин

Mil59MHH( Rl3 - R11 ) - )з8мэксЯ 11 (Rl3 +

Ri3(Ri2 -Ь RiiJ

где иэб9 мин - напр жение эмиттерного перехода транзистора 9;

э8 макс максимальный ток эмиттера транзистора 8;

Ri3-сопротивление резистора 13. ;

Гарантированное значение 1к7 мин обеспечивает необходимое условие получени  малых нелинейных искажений в устройстве усилени .

При подключении коллектора транзистора 8 к эмиттеру транзистора 6 значени  1к7 мин и 1э8 макс остаютс  теми же, а изменение тока транзистора 6 (по сравнению с режимом пйко ) оказываетс  очень малым из-за падени  напр жени  на резисторе 10 при максимальном коллекторном токе транзистора 8.

В полупериод входного сигнала, соответствующий увеличению тока транзистора 7. возрастаюидее п,.- дение напр жени  на резисторах 12 и 11 приводит к насыидению транзистора 9 (максимальный ток базы и коллектора не превышает 1 мА), в то врем  как транзистор 8 оказь1ваетс  закрытым. Необходимый ток базы транзистора 7 обеспечиваетс  исходным током через резистор 14. Лишнее возбуждение этим током транзистора 7 соответствует некоторому возрастанию его тока эмиттера, которое создает дополнительное токовое смещение транзисторам 2 5, 16. Вследствие этого ограничиваетс  снижение тока транзистора 6 практически до величины исходного тока (в режиме поко ) резистора 14, чему соответ- ствуег необходимое и достаточное возбуждение транзистора 7, поскольку относительное возрастание тока транзисто- р  fi устран ет возможность лишнего возбуждени . Таким образом, минимальное значение тока транзистора 16 соответствует практически исходному току через резистор 14 (при малых токах транзисторов 16 и 6 вли нием сопротивлени  резистора 10 можно пренебречь).

Минимальные значени  токов транзисторов 16 и 7 расчетом можно обеспечить одинаковыми дл  получени  наименьших нелинейных искажений.

При равенстве исходных токов поко  логарифмирующих 2 и 3 и антилогарифмирующих 4 и 5 транзисторов с подачей поло- .жительного напр жени  на вход 19 управлени  токи логарифмирующих транзисторов 2 и 3 уменьшаютс , а токи антилогарифмирующих транзисторов 4 и 5 увеличиваютс , что соответствует увеличению коэффициента передачи устройства. Как только токи антилогарифмирующих транзисторов 4 и 5 станут близкими к значению тока поко  транзисторов 16 и 7, дальнейшее увеличение коэффициента передачи устройства происходит за счет уменьшени  токов логарифмирующих транзисторов 3 и 2, что очень важно дл  получени  наименьшего уровн  шума на выходе устройства. При подаче на вход 19 управлени  отрицательного напр жени  осуществл етс  снижение коэффициента передачи устройства за счет уменьшени  токов антилогарифмирующих транзисторов 4 и 5, поскольку увеличение токов логарифмирующих транзисторов 2 и 3 ограничиваетс  значением тока поко  транзисторов 16 и 7.

Claims (1)

1. Формула изобретени 

   Устройство усилени ,.содержащее опе- рац| :онный усилитель, выводы питани  которого подключены к первой и второй шинам источника питани  соответственно, инвертирующий вход  вл етс  входом устройства усилени , первый и второй логарифмирующие транзисторы, имеющие разную структуру, коллекторы которых сое- динеиы с инвертирующим входом операционного усилител , неинвертирующий вход которого подключен к общей шине, первый и второй антилогарифмируюидие транзисторы , структуры которых соответствуют струк- туре одноименных логарифмирующих транзисторов, эмиттеры первого и второго логарифмирующих транзисторов соединены с эмиттерами соответственно первого и второго антилогарифмирующих транзисто- ров, коллекторы которых  вл ютс  соответствующими выходами устройства усилени ,

   причем базы первого логарифмирующего и второго антилогарифмирующего транзисторов  вл ютс  входом, управлечи  устройства усилени , а также первый и второй дополнительные транзисторы, имеющие структуру первого логарифмирующего транзистора , третий и четвертый дополнительные транзисторы, имеющие структуру второго логарифмирующего транзистора, конденсатор, первый, второй, третий, четвертый и п тый резисторы и диод, при этом выход операционного усилител  через конденсатор соединен с базой второго и коллектором первого дополнительных транзисторов, база первого дополнительного транзистора соединена с анодом диод.м, эмиттер - с первым выводом первого резистора , эмиттер третьего дополнительного транзистора через второй резистор соединен с первой шиной источника питани , о т- личающеес  тем, что, с целью уменьшени  нелинейных искажений при перегрузке и расширени  частотного диапазона, эмиттер второго дополнительного транзистора соединен с эмиттером второго логарифмирующего транзистора, коллектор - с базой четвертого дополнительного транзистора , через четвертый резистор - с базой третьего дополнительного транзистора и коллектором четвертого дополнительного транзистора, эмиттер которого соединен с первой шиной источника питани , п тый резистор включен между базами второго и третьего дополнительных транзисторов, при этом эмиттер первого логарифмирующего транзистора соединен с анодом диода, катод которого подключен к второму выводу первого резистора и выходу операционного усилител , причем коллектор третьего дополнительного транзистора соединен с выводом промежутка коллектор - эмиттер первого дополнительного транзистора.

   209