SU1605220A1 - Устройство ввода частотных сигналов - Google Patents
Устройство ввода частотных сигналов Download PDFInfo
- Publication number
- SU1605220A1 SU1605220A1 SU884484290A SU4484290A SU1605220A1 SU 1605220 A1 SU1605220 A1 SU 1605220A1 SU 884484290 A SU884484290 A SU 884484290A SU 4484290 A SU4484290 A SU 4484290A SU 1605220 A1 SU1605220 A1 SU 1605220A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- frequency
- output
- information
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение относитс к информационно-измерительной технике, в частности к электрофотометрии. Цель изобретени - расширение диапазона вводимых частотных сигналов. Устройство ввода частотных сигналов содержит генератор 1 опорной частоты, программируемый таймер 2, элемент НЕ 3, первый 4 и второй 5 делители и периферийный параллельный адаптер 6. Введение узлов пересчета и параллельного периферийного адаптера позвол ет производить предварительную установку счетчиков таймера и уменьшить частоту входной последовательности. 1 з.п. ф-лы, 4 ил.
Description
Изобретение относитс к информационно-измерительной технике и предназначено дл измерени параметров выходных частотных сигналов различны преобразователей электрических и физических величин и ввода информации в микропроцессорную систему.
Цель изобретени - расширение диапазона вводиьшх частотных сигналов.
На фиг. 1 представлена схема устройства ввода частотных сигналов; на фиг.2 - пример выполнени делител частоты; на фиг.3 - временные диаграммы работы устройства; на фиг.4 - алгоритм работы устройства.
Устройство дл ввода частотных сигналов содержит генератор 1 опорной частоты, программируемый таймер 2, элемент НЕ 3, делители 4-и 5 час- тоты, периферийный параллельный адаптер 6. Делители 4 и 5 частоты идентичны и содержат первый и второй элементы И 7, 8 и счетчик 9.
Устройство работает следующим образом.
Делитель 4 частоты совместно с вторым счетчиком, вход щим в структуру программируемого таймера 2, составл ют первый канал ввода частотных сигналов.
Делитель 5 частоты совместно с третьим счетчиком, вход щим в структуру , составл ют второй канал ввода частотных сигналов. Первый счетчик, вход щий в структуру программируемог таймера 2, используетс дл . формировани сигнала Строб (совместно с
генератором 1 опорной частоты и элементом НЕ 3, длительность которого задает временной интервал измерени5г) Первый частотный сигнал f, подаетс на вход первого канала ввода через первый информационный вход устройст- ва, второй частотный сигнал fxj подаетс на второй информационный вход устройства. Дл ввода сигналов f, fхг. на делители 4 и 5 и таймер 2 необходимо подать управл ющие сигналы в соответствии с временными диаграммами (фиг.З) и алгоритмом работы (фиг.4). В начале устанавливаетс сигнал S1 (момент времени to на диаграмме Зв). При этом все разр ды счетчика 9 устанавливаютс в единич- ноё состо ние, поскольку счетчик 9, как и второй счетчик таймера 2, работает на вычитание.
с
10
f5
20
25
30
35
40
дс п
5
После установки счетчика 9 сигнал S1 сбрасываетс и устанавливаетс с выхода PC 3 адаптера 6 сигнал Раз- i решение (момент t, фиг. 3с), который переводит второй и третий счетчики таймера 2 в счетный режим, подготавлива их к вводу сигналов f ,,,, f (г. После временной задержки (t,,...
..., i/, определ емой временем выполнени команд процессором № сис- темь сигнал S2 необходимо сбросить, что сформирует срез сигнала на первом и втором выходах заема делителей 4 и 5, а значит и на втором и третьем тактовых входах таймера 2 (момент t на фиг.3d, g).- Формирование среза происходит потому, что на первом вхо- це элемента И 7 присутствует сигнал логической единицы, а на втором входе логического нул (сигнал S2 в промежутке времени t , . . . , t, , . диаграммы фиг.2д, g)..
При формировании среза на втором и третьем тактовых входах таймера 2 счетна величина (как правило, код Все единицы) переписываетс из буферов второго и третьего каналов таймера 2 Bd второй и третий счетчики таймера-2. Таковы особенности начальной установки счетчиков таймера 2. Код Все единицы заноситс в буферы второго и третьего каналов таймера 2 во врем инициализации системы. В Момент времени tj сигнал S2 устанавливаетс в единичное состо ние, что открывает элемент И 8 дл прохождени импульсов заема с выхода счетчика 9 на второй и третий тактовые входы таймера 2, которые возникают в период счета импульсов fxf, В момент времени tq.-c третьего выхода регистра вывода (PC 2) адаптера 6,поступает сигнал Запуск (диаграмма фиг;2е) на разрешающий вход первого счетчика та.ймера 2. При этом с задержкой, в пределах периода опорной частоты f, начинает формироватьс сигнал Строб на выходе элемента НЕ 3 (момент времени tj: на диаграмме фиг.3). Этот сигнал поступает на второй вход элемента И 7 делител 4 и поступает также в делитель 5, разреша счет в каналах ввода частотных сигналов f )ц , Х2 Дпительн сть счета определ етс кодом счетной величины, загружаемым в буфер первого канала таймера 2 во врем инициализации системы (первый счетчик таймера 2 работает в
51605220
ервом режиме - режиме ждущего муль- ивибратора).
Второй и третий счетчики таймера работают во втором режиме - режиме елител частоты, что позвол ет исользовать их дл счета сигналов заем с
па ус ли ле хо но ки ти ад щи вт ко до те де ве вх хо ру ли щи но со щи ро во ди ры но пе в вх
ема, формирующихс на выходах заема делителей 4 и 5. В рассматриваемом устройстве интервал счета соответствует промежутку времени , ..., tg (диаграммы фиг.3с, е). После окончани счета сигналы Разрешение, Запуск сбрасываютс (момент времени tj на диаграммах фиг.3с, е). Резуль- тат счета в каждом канале хранитс в счетчике 9 (т младших разр дов) и в соответствующем внутреннем счетчике таймера 2. Код m младших разр дов отсчета выводитс из устройства через информационные выходы делителей 4 и 5 и из внутренних счетчиков таймера 2 на магистраль данных системы , полный код при этом имеет п m + 16 разр дов.
Периферийный параллельный адаптер 6 можно реализовать на БИС 580 ЕЕ 55 а программируемый таймер - на БИС 580 ВИ 53.
Алгоритм функционировани устройства приведен на фиг.4. Блоки 12-16 и 18 алгоритма обеспечивают выдачу управл ющих сигналов в устройство ввода частотных сигналов в соответствии с диаграммами фиг.З. Определение готовности (блок 17) осуществл етс как и в известном устройстве по нулевому содержимому первого счетчика таймера 2. Блоки 19 и 20 алгоритма обеспечивают ввод частотного сигнала из первого канала ввода,блоки 22 и 21 - из второго канала ввода
Claims (2)
- Формула изобретени1. Устройство ввода частотных сиг- налов, содержащее генератор опорной частоты, программируемый таймер,элемент НЕ, вход которого соецинен с выходом программируемого таймера, адресные , информационные и управл ющие входы которого вл ютс соответственно адресными, информационными и уп- - равл ющими входами устройства, выход генератора опорной частоты соединен с первым тактовым входог-i программиру52201020(52530356тличающее- целью расширени циа40505емого таймера, о с тем, что, спазона вводимых частотных сигналов, в устройство введены первый и второй делители частоты и периферийный параллельный адаптер, первый и второй выходы которого соединены соответственно с первыми и вторыми входами установки первого и второго делителей, третий выход периферийного параллельного адаптера соединен с первым разрешающим входом программируемого таймера, второй и третий разрешающие входы которого соединены с четвертым выходом периферийного параллельного адаптера , выходы заема первого и второго делителей частоты соединены соответственно с вторым и третьим тактовыми входами программируемого таймера, выход элемента НЕ соединен со строби- руемыми входами первого и второго делителей частоты, адресные, управл ющие и информационные входы периферий ного параллельного адаптера вл ютс соответственно адресными, управл ющими и информационными входами устройства , информационные -выходы первого и второго делителей частоты соединены соответственно с первым и вторым входами параллельного периЛерий- ного адаптера, информационные входы первого и второго делителей частоты вл ютс первым и вторым частотными входами устройства.2. Устройство по п,1, отличающеес тем, что делитель частоты содержит счетчик и первый и второй элементы И, первый вход первого элемента И вл етс информационным входом делител , второй вход первого элемента И вл етс стробируемым входом делител , выход первого элемента И соединен с вычитающим входом счетчика, вход установки которого вл етс первым входом установки делител , выходы счетчика вл ютс информационными выходами делител , выход старшего значащего разр да счетчика соединен с первым входом второго элемента И, второй вход которого вл етс вторым входом установки делител , выход второго элемента И вл етс выходом заема дели-, тел .
- Фиг. 2--Mmmmmmsm1., д,10, Начало , -11.Загрузка (инщиажизаци )12.Вывод mly РАЗРЕШЕНИЕ ш О, 1« З&ДУСК О13.Выэод- «Of РАЗРЕЖВИЁ s I14. «О15.16.Вн8од .34ШГ(9С I17.Определенно rofOBHoefM .18.Внвод РАЗРЁШЕ1Щ Ot 3&10ГСЯ О 19.1 %енив РА 1Ш.20. Чфенже Сч1 Ш21. %еш1е рв ша22.%вИМв Q9Z Hf23. Обработка 2. Переход к п.-21Фиг. 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884484290A SU1605220A1 (ru) | 1988-09-19 | 1988-09-19 | Устройство ввода частотных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884484290A SU1605220A1 (ru) | 1988-09-19 | 1988-09-19 | Устройство ввода частотных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1605220A1 true SU1605220A1 (ru) | 1990-11-07 |
Family
ID=21400003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884484290A SU1605220A1 (ru) | 1988-09-19 | 1988-09-19 | Устройство ввода частотных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1605220A1 (ru) |
-
1988
- 1988-09-19 SU SU884484290A patent/SU1605220A1/ru active
Non-Patent Citations (1)
Title |
---|
Экспресс-информаци . Сер. Контрольно-измерительна техника, 1983, вып. 6, № 30, с. 2. Приборы и техника эксперимента, 1985, № 1, с. 87-89. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4206346A (en) | System for gathering data representing the number of event occurrences | |
US4541105A (en) | Counting apparatus and method for frequency sampling | |
SU1605220A1 (ru) | Устройство ввода частотных сигналов | |
WO1994007150A1 (en) | Full and partial cycle counting apparatus and method | |
SU930223A1 (ru) | Измеритель временных интервалов | |
SU1095390A1 (ru) | Способ адаптивной временной дискретизации и устройство дл его осуществлени | |
SU1337800A1 (ru) | Частотомер-периодомер | |
SU1406511A1 (ru) | Цифровой фазометр | |
SU1205050A1 (ru) | Устройство дл измерени абсолютного отклонени частоты | |
SU1569966A1 (ru) | Цифровой фильтр | |
SU847313A1 (ru) | Устройство дл ввода информации | |
SU1495774A1 (ru) | Устройство дл формировани временных интервалов | |
SU1003350A1 (ru) | Делитель частоты следовани импульсов | |
SU1698814A1 (ru) | Измеритель частоты заполнени пачек импульсов | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU997255A1 (ru) | Управл емый делитель частоты | |
SU1661662A1 (ru) | Устройство дл измерени и регистрации частоты | |
SU1474709A1 (ru) | Устройство дл учета времени просто оборудовани | |
JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
SU1176439A1 (ru) | Умножитель частоты | |
SU1695526A1 (ru) | Устройство дл опроса информационных датчиков | |
SU790204A1 (ru) | Устройство задержки импульсов | |
SU1707546A1 (ru) | Многоканальна система измерени и регистрации | |
SU427332A1 (ru) | Устройство для генерирования и распределения импульсов | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов |