SU1597763A1 - Анализатор спектра параллельного действи - Google Patents

Abstract

Изобретение может быть использовано в радиотехнике, акустике, медицине. Цель изобретени  - повышение точности анализа - достигаетс  введением в анализатор спектра коммутатора 25 аналоговых сигналов, счетчиков 5, 6 импульсов, триггера 17, формирователей 15 и 16 импульсов, коммутатора 12 цифровых сигналов, цифрового блока 13 вычитани , блока 14 цифроаналоговых преобразователей с предвключенными регистрами, программируемого блока 7 пам ти и генератора 18 парных импульсов. Анализатор спектра также содержит синтезатор 8 частот, широкополосный дифференциальный усилитель 20, N избирательных каналов, состо щих из подстраиваемых полосовых фильтров 21-23 и амплитудных детекторов 26-28, коммутатор 24 аналоговых сигналов, счетчик 4 импульсов, цифровой осциллограф 30, блок 29 синхронизации, формирователь 3 импульсов сброса, трехполюсные переключатели 1, 2, аттенюатор 19, формирователь 9, синхронный детектор 10 и интегрирующий аналого-цифровой преобразователь 11. 1 ил.

Description

Изобретение относится к информационно-измерительной технике, в частности к области параллельного спектрального анализа и может быть использовано в радиотехнике, акустике, медицине, ультразвуковой Дефектоско пии и эхо-локации, в синтезаторах сигналов замкнутого типа и т.д.

Цель изобретения - повышение точ- jq ности анализа.

На чертеже приведена структурная схема анализатора спектра параллельного действия. '

Анализатор содержит первый и вто- эд рой переключатели 1 и 2, формирователь 3 импульсов сброса, первый, второй и третий счетчики 4-6 импульсов, программируемый блок 7 памяти, цифроуправляемый синтезатор 8 частот, фор- 20 мирователь 9, синхронный детектор 10, интегрирующий аналого-цифровой преобразователь 1 1 , коммутатор 12 цифровых сигналов, цифровой блок 13 вычитания, блок 14 цифроаналоговых преобраэова- 25 телей с предвключенными регистрами, первый и второй формирователи 15 и 16 импульсов, триггер 17, генератор 18 парных импульсов, аттенюатор 19, широкополосный дифференциальный уси- jq литель 20, первый, К-й и N-й перестраиваемые избирательные фильтры 21-23, первый и второй коммутаторы 24 и 25 аналоговых сигналов, первый

К-й и N-й амплитудные детекторы 26-28 блок 29 синхронизации и цифровой осциллограф 30, при этом входная клемма анализатора спектра параллельного действия соединена с первым входом первого трехполюсного переключателя 1, выход которого подключен к прямому входу широкополосного дифференциального усилителя 20, инверсный вход которого через аттенюатор 19 соединен с выходом цифроуправляемого синтезатора 8 частот, и к которому подключены последовательно соединенные формирователь 9, синхронный детектор 10 и интегрирующий аналогоцифровой преобразователь 11, выход широкополосного дифференциального усилителя 20 подключен к объединенным между собой входам N избирательных каналов, состоящих из последовательно соединенных подстраиваемых полосовых фильтров 21-23 и амплитудных детекторов 26-28.

Входы перврго коммутатора 24 аналоговых сигналов подключены к выходам амплитудных детекторов 26-28, выход первого коммутатора 24 аналоговых сигналов соединен с входом цифрового осциллографа 30, вход синхронизации которого подключен к основному выходу блока 29 синхронизации, дополнитель- . ный выход блока 29 синхронизации подключен к счетному входу первого счетчика 4 импульсов, выходы которого соединены с управляющими входами первого коммутатора 24 аналоговых сигналов.

Вход установки нуля первого счетчика 4 импульсов подключен к выходу формирователя 3 импульсов сброса, который соединен с выходом второго трехполюсного переключателя 2, первый вход которого подключен к клемме питания, а второй, как и второй вход первого трехполюсного переключателя 1, соединен с земляной шиной, первый и второй трехполюсные переключатели 1 и 2 объединены по управлению, т.е. их органы ручного управления жестко соединены между собой, между выходами интегрирующего аналого-цифрового преобразователя 11 и управляющими входами полосовых фильтров 21-23 включены последовательно соединенные коммутатор 12 цифровых сигналов, цифровой блок 13 вычитания с предвключенными регистрами и блок 14 цифроаналоговых преобразователей с предвключенными регистрами, управляющий вход коммутатора 12 цифровых сигналов и первый управляющий вход цифрового блока 13 вычитания объединены и подключены к выходу первого формирователя 15 импульсов, инверсный выход триггера 17 соединен с вторым управляющим входом цифрового блока 13 вычитания, прямой выход триггера 17 подключен к входу второго формирователя 16 импульсов, выход которого соединен со счетным входом второго счетчика 5 импульсов и с синхронизирующим входом генератора 18 парных импульсов. Выход последнего подключен к счетному входу третьего счетчика 6 Импульсов, к входу первого формирователя 15 импульсов и к счетному входу триггера 17, входы установки ”0 триггера 17, второго и третьего счетчиков 5 и 6 импульсов объединены и подключены к выходу формирователя 3 импульсов сброса, выходы третьего счетчика 6 импульсов-через программируемый блок 7 памяти соединен с управляющими входами синтезатора 8 частот, выходы второго счетчика 5 импульсов соединены с управляющими' одноименными входами регистров блока 14 цифроаналоговых преобразователей и второго коммутатора 25 аналоговых сигналов. Вход нулевого канала коммутатора' 25 подключен к общей шине, остальные N входов соединены с выходами полосовых фильтров 21-23 соответствующих избирательных каналов. Выход второго коммутатора 25 аналоговых сигналов подключен к сигнальному входу синхронного детектора 10.

Анализатор спектра параллельного действия работает следующим образом.

Анализируемый сигнал U (t) подают на первый вход первого трехполюсного переключателя 1, второй вход которого соединен с земляной шиной. В исходном состоянии трехполюсные переключатели 1 и 2 находятся в положении, показанном на фиг.1.

При включении трехполюсных переключателей 1 и 2 сигнал 1 поступает на прямой вход широкополосного дифференциального усилителя 20. Напряжение питания U_n через трехполюсный переключатель 2 поступает на формирователь 3 импульсов сброса. На выходе последнего формируется сигнал, устанавливающий в 0 триггер 17 и счетчик 4-6 импульсов.

Код 0, поступающий, например, с выходов третьего счетчика 6 импульсов на входы программируемого блока 7 памяти, обеспечивает появление на выходах блока кода, соответствующего максимальному значению частоты цифроуправляемого синтезатора 8 частот. Этот код поступает на управляющие входы синтезатора 8 частот и обеспечивает синтез сигнала частоты f_M(JKC на выходе блока 8. Выходной сигнал синтезатора частот 8 нормированной амплитуды U^_H поступает на аттенюатор 19, где ослабляется в К_{-раз, т.е. до требуемого уровня U₀=U_TOW/K ·. Затем ослабленный сигнал поступает на инверсный вход широкополосного дифференциального усилителя 20, где усиливается совместно с входным сигналом 1 в К _г раз.

Усиленные тестовый и анализируемый сигналы поступают на объединенные входы полосовых фильтров 21-23 первого, i-ro и N-ro избирательных каналов соответственно. Одновремен6 но код 0 выходного сигнала первого счетчика 4 импульсов устанавливает первый коммутатор 24 аналоговых сигналов в исходное для опроса положение. С помощью блока 29 синхронизации формируются сигнал синхронизации цифрового осциллографа 30 и сигнал последовательного опроса N каналов анализатора спектра.

В результате установки второго счетчика 5 импульсов в 0 второй коммутатор 25 аналоговых сигналов устанавливается в положение, соот-. ветствующее подключению аналогового входа синхронного детектора 10 к земляной шине, т.е. обнулению последнего. Одновременно запрещается подача кодов чисел с выхода цифрового блока 13 вычитания на регистры блока 14 цифроаналоговых преобразователей.

Установка в 0 триггера 17 обеспечивает запуск формирователя 16 импульсов. На выходе последнего формируется импульс длительностью f , достаточной для установления переходных процессов, обусловленных подачей тестового сигнала в избирательные каналы. Задним фронтом выходного импульса блока 16 запускается генератор 18 парных импульсов, а в счетчик 5 импульсов добавляется 1. В результате на выходе счетчика 5 им-'_λ пульсов устанавливается код первого канала, обеспечивающий подключение с помощью коммутатора 25 к сигнальному входу синхронного детектора 10 выходного сигнала полосового фильтра 21 первого избирательного канала. Одновременно разрешается запись кода в регистр первого цифроаналогового преобразователя блока 14.

Генератор 18 парных импульсов формирует пару коротких импульсов, разнесенных во времени на £ , достаточное для установления переходных процессов в избирательных каналах при изменении частоты тестового сигнала и преобразования в код выходного сигнала синхронного детектора 11.

Указанные импульсы поступают на вход третьего счетчика 6 импульсов. В результате поступления первого импульса пары на выходе счетчика 6 устанавливается код числа 1, который подается на программируемый блок 7 памяти. В соответствии с этим кодом на выходе блока 7 появляется код, устанавливающий первое значение частоты f_Wr первого тестового сигнала U_Rf (t) синтезатора частот 8. Частота f. тестового сигнала соответствует конечной частоте расстройки влево центральной частоты полосового фильтра 21 первого избирательного.канала.

Частоты f _Ηι· и f_e· каждой пары тестовых сигналов выбирают за пределами полос пропускания полосовых фильтров, . установленной на уровне 0,707 относительно центральной частоты,, исходя из ослабления амплитуд тестовых сигналов на 30-40 дВ, т.е. f _В1-> f_e} + +ZJfj/2 и f_Mi <7 f _p.-Z)fj72, где f _fi| и f„· - верхняя и нижняя частоты i-й

Нт пары тестовых сигналов; χ/lf - полоса пропускания i-го полосового фильтра; f_oi - центральная частота полосового’ фильтра i-ro избирательного канала.

Выходной сигнал U_H< (t) синтезатора 8 частот через аттенюатор 19 поступает на инверсный вход широкополосного дифференциального усилителя 20. Усиленные анализируемый и первый тестовый сигналы поступают через полосовой фильтр 21, на входы амплитудного и синхронного детекторов 26 и 10 соответственно. Выходной сигнал ' амплитудного детектора 26 пропорциональный амплитудному значению анализируемого сигнала на частоте f_e< , поступает на первый вход коммутатора 24 аналоговых сигналов. Выходной сигнал синхронного детектора 10, управляемого сигналом частоты f _Hl· и пропорциональный ампитудному значению тестового сигнала U_H;(t), ослабленного за счет асимметрии амплитудночастотной характеристики полосового фильтра 21, поступает на вход интегрирующего аналого-цифрового преобра-. зователя 11. С его помощью указанный . сигнал интегрируется (усредняется) и преобразуется в код числа N _Н(·.

I

Первый выходной сигнал генерато—. 18 парных импульсов, задержанный время Ό₁β первом формирователе импульсов, используется также для управления работой коммутатора 12 цифровых сигналов и регистров цифрового блока 13 вычитания. Время задержки < ΐ₀ выбирается из условия надежной записи кода числа N _0Т в регистр блока 13. Первый задержанный импульс разрешает прохождение кода числа N pa на 15

30.

через коммутатор 12 на регистр уменьшаемого цифрового блока 13 вычитания.

Одновременно первый выходной сигнал генератора 18 парных импульсов поступает на счетный вход триггера 17, устанавливая его в состояние 1 fia его прямом выходе и состояние 0 на его инверсном выходе. В результате на второй управляющий вход регистров цифрового блока 13 вычитания поступает код ”0, а на первый вход - код ”1 с выхода формирователя 15. Код числа N^. записывается в регистр уменьшаемого цифрового блока 13 вычитания. Прохождение кода числа N^, на выход блока 13 запрещается. Сигнал' логической. 1, поступающий на вход второго формирователя 16 импульсов с прямого выхода триггера 17, не приводит к формированию нового запускающего импульса, так как запускается отрицательным фронтом импульсов.

Второй выходной сигнал генератора 18 парных импульсов, задержанный на время л₀, поступает на счетный вход третьего счетчика 6 импульсов. В результате на выходе счетчика 6 установится код числа 2, который поступает на управляющие входы программируемого блока 7 памяти. В соответствии с этим кодом на;выходе блока памяти появляется·код, устанавливающий второе значение частоты f₀₁ первого тестового сигнала U_6r(t) синтезатора 8 частот. Частота f _g1 первого тестового сигнала соответствует конечной частоте расстройки вправо центральной частоты полосового фильтра 21.первого избирательного канала.

Выходной сигнал U_ei(t) синтезатора частот через аттенюатор 19 также поступает на инверсный вход широкополосного дифференциального усилителя

20. Как и в предыдущем случае, усиленные анализируемый и первый тестовые сигналы поступают через полосовой' фильтр 21 на входы амплитудного и синхронного детекторов 26 й 10 соответственно. Выходной сигнал амплитудного детектора 26, пропорциональный амплитудному значению анализируемого сигнала на частоте f , поступает на первый вход коммутатора 24 аналоговых сигналов. Выходной сигнал синхронного детектора 10, управляемого сигналом частоты f_fl1 , пропорциональный амплитудному значению тестового сигнала о

Ug, (t), ослабленного за счет асимметрии амплитудно-частотной характеристики полосового фильтра 21, поступает на вход интегрирующего аналогоцифрового преобразователя 11. С его помощью указанный сигнал интегрируется (усредняется) и преобразуется в код числа Ν_β1 .

Второй выходной сигнал генератора 18 парных импульсов, задержанный на время С? в первом формирователе 15 импульсов, устанавливает коммутатор цифровых сигналов в состояние, при котором код числа Ν_β1 поступает на входы регистра вычитаемого цифрового блока 13 вычитания.

Одновременно триггер 17 переводится в состояние логической ”1 на его инверсном выходе. Сигнал логической 1 с инверсного выхода триггера 17 поступает на второй управляющий вход регистров цифрового блока 13 вычитания, на первый вход которого через время ·ί?₂ поступает выходной сигнал формирователя 15. В результате разрешается запись кода числа-N₀₁ в· регистр вычитаемого цифрового блока и вщцача результата вычитания, т.е. кода числа N₍=N _|jf-N_e,, на входы регистра первого цифроаналогового ' преобразователя блока 14.

На выходе первого цифроаналогового преобразователя блока 14 появляется сигнал, например напряжение y_f=SNf , _; пропорциональное разности кодов числа N _H1 и N _е,. Это напряжение поступает на управляющий вход первого полосового фильтра 21, подстраивая . его центральную частоту до требуемого значения.

Задний фронт выходного импульса триггера 17 запускает формирователь 16 импульсов. На выходе последнего формируется импульс длительностью С, . Задним фронтом этого импульса, т.е. через время ¢, , достаточное для установления переходных процессов в избирательном канале, вторично запускают генератор 18 парных импульсов и счетчик 5. В результате на выходё счетчика 5 импульсов устанавливается код второго канала, обеспечивающий подключение с помощью коммутатора 25 выходного сигнала полосового фильтра второго избирательного канала к сигнальному входу синхронного детектора 10. Выходной код счетчика 5 импульсов поступает также на управляющие входы регистров блока 14 цифроаналоговых преобразователей, разрешая запись выходного кода блока 13 вычитания в регистр второго цифроаналогового преобразователя.

Генератор 18 парных импульсов фор|мирует вторую пару коротких импульсов. Процесс подстройки центральной частоты полосового фильтра второго избирательного канала повторяется аналогичным образом. Емкость счетчика 5 импульсов равна числу избирательных каналов, а емкость счетчика 6 равна удвоенному числу избирательных каналов.

Claims (1)

1. Формула изобретения

   Анализатор спектра параллельного действия, содержащий синтезатор частот, широкополосный дифференциальный усилитель, N избирательных каналов, состоящих из последовательно соединенных подстраиваемых полосовых фильтров и амплитудных детекторов, первый коммутатор аналоговых сигналов, подключенный к выходам амплитудных детекторов, цифровой осциллограф, соединенный с выходом первого коммутатора аналоговых сигналов, первый счетчик импульсов, подключенный своими выходами к управляющим входам первого коммутатора аналоговых сигналов, блок синхронизации, соединенный своим основным выходом с синхронизирующим входом цифрового осциллографа, а дополнительным выходом - со счетным входом первого счетчика импульсов, формирователь импульсов сброса, подключенный своим выходом к входу установки 0 первого счетчика импульсов, объединенные по управлению первый и второй трехполюсные переключатели, первые входы которых соединены соответственно с входной клеммой устройства и с клеммой питания, вторые входы подключены к общей шине, выход второго трехполюсного переключателя соединен с входом формирователя импульсов сброса, выход первого переключателя через широкополосный дифференциальный усилитель подключен к объединенным между собой входам N избирательных каналов, а также аттенюатор, подключенный между инверсным входом широкополосного дифференциального усилителя и выходом синтезатора частот, с которым пос1 1 ледовательно соединены формирователь, синхронный детектор и интегрирующий аналого-цифровой преобразователь, отличающийся тем, что, с целью повышения точности анализа и автоматизации процесса подстройки полосовых фильтров, введены второй _f коммутатор аналоговых сигналов, второй и третий счетчики импульсов, триггер, первый и второй формирователи импульсов, коммутатор цифровых сигналов, цифровой блок вычитания, блок цифроаналоговых преобразователей с предвключенными регистрами, программируемый блок памяти и генератор парных импульсод, выход которого подключен к счетному входу третьего ; счетчика, счетному входу триггера и к входу первого формирователя им- jq пульсов, выход которого соединен с управляющим входом коммутатора цифровых сигналов и с первым управляющим входом регистров цифрового блока вычитания; второй вход которого под- 25 ключей к инверсному выходу триггера, прямой выход триггера через второй формирователь импульсов соединен с объединенными между собой входом генератора парных импульсов и счетным ™ входом второго счетчика импульсов, вход установки О которого соединен с входами установки О” третьего счетчика импульсов, триггера и подключен к выходу формирователя импульсов сброса, выходы второго счетчика импульсов соединены с управляющими одноименными входами регистров блока цифроаналоговых преобразователей и второго коммутатора аналоговых сигналов, вход,нулевого канала которого подключен к земляной шине, остальные N входов соединены с выходами полосовых фильтров соответствующих N избирательных каналов, вькод второго коммутатора аналоговых сигналов подключен к сигнальному входу синхронного детектора, выход интегрирующего аналого-цифрового преобразователя соединен с последовательно вклют ченными коммутатором цифровых сигналов, цифровым блоком вычитания, блоком цифроаналоговыхύ преобразователей, своими выходами подключенный к управляющим входам полосовых фильтров, выходы третьего счетчика, 'соединены с входами программируемого блока памяти, выходы которого соединены с входом синтезатора частот.