SU1596476A1 - Device for synchronizing pseudorandom signals - Google Patents

Abstract

Изобретение относитс  к электросв зи и может быть использовано в системах передачи информации, использующих псевдослучайные сигналы дл  быстрого вхождени  в синхронизм. Целью изобретени   вл етс  сокращение времени вхождени  в синхронизм. Входной сигнал после дискретизатора 1 поступает на линию 11 задержки, на выходах которой по вл ютс  соответствующие сигналы. На выходе формировател  7 опорного сигнала также по вл етс  сигнал, величина и знак которого определ ютс  входным сигналом. Возникновение ошибки во входном сигнале приводит к уменьшению уровн  сигнала на выходе формировател  7 опорного сигнала, однако по мере накоплени  вли ние этих ошибок все меньше сказываетс  на знаке этого сигнала. 2 з.п. ф-лы, 5 ил.The invention relates to telecommunications and can be used in information transmission systems using pseudo-random signals for fast synchronization. The aim of the invention is to reduce the time taken to synchronize. The input signal after the sampler 1 is fed to the delay line 11, at the outputs of which the corresponding signals appear. At the output of the reference signal generator 7, a signal also appears, the magnitude and sign of which are determined by the input signal. The occurrence of an error in the input signal leads to a decrease in the signal level at the output of the reference signal conditioner 7, however, as these errors accumulate, the effect of these errors less and less affects the sign of this signal. 2 hp f-ly, 5 ill.

Description

22

системах передачи информации, использующих псевдослучайные сигналы для быстрого вхождения в синхронизм. Целью изобретения является сокращение времени вхождения в синхронизм. Входной сигнал после дискретизатора 1 поступает на линию 11 задержки, на выходах которой появляются соответствующие сигналы. На выходе формирователя 7 опорного сигнала также появляется сигнал, величина и знак которого определяются входным сигналом. Возникновение ошибки во входном сигнале приводит к уменьшению уровня сигнала на выходе формирователя 7 опорного сигнала, однако по мере накопления влияние этих ошибок все мень(57) Изобретение относится к электро- ше сказывается на знаке этого сигнасвяэи и может быть использовано вinformation transmission systems using pseudo-random signals for fast synchronization. The aim of the invention is to reduce the time of entry into synchronism. The input signal after the sampler 1 is fed to the delay line 11, at the outputs of which corresponding signals appear. The output of the driver 7 of the reference signal also appears the signal, the magnitude and sign of which is determined by the input signal. The occurrence of an error in the input signal leads to a decrease in the signal level at the output of the reference signal shaper 7, however, as they accumulate, the influence of these errors is less and less (57). The invention relates to the sign of this signal and can be used in

ла. 2 з.п. ф—ды, 5 ил.la 2 hp f — dy, 5 ill.

Фиг. 1FIG. one

,„,1596476 А1, „, 1596476 A1

33

15964761596476

4four

Изобретение относится к электросвязи и может быть использовано в системах передачи информации, использующих псевдослучайные сигналы, для быстрого вхождения в синхронизм.The invention relates to telecommunications and can be used in information transmission systems using pseudo-random signals, for quick entry into synchronism.

Целью изобретения является сокращение времени вхождения в синхронизм.The aim of the invention is to reduce the time of entry into synchronism.

На фиг.1 представлена структурная электрическая схема устройства синхро-* ю низации псевдослучайных сигналов; ,^г на фиг.2 и 3 - структурные электрические схемы формирователя опорного сигнала; на фиг.4 и 5 - временные диаграммы сигналов, поясняющие работу 15 устройства синхронизации псевдослучайных сигналов.Figure 1 shows the structural electrical circuit of the device for synchronizing pseudo-random signals; , ^g in figure 2 and 3 - structural electrical circuits of the shaper reference signal; 4 and 5 are timing diagrams of signals explaining the operation of 15 devices for synchronizing pseudo-random signals.

Устройство синхронизации псевдослучайных сигналов содержит дискретизатор 1, вычитающий блок 2, аттенюа- 20 тор 3, ключ 4, сумматор 5, линию 6 задержки, формирователь 7 опорного, сигнала, перемножитель 8, накопитель 9, пороговый блок ТО,’дополнительную линию 11 задержки, первый дополнитель~25 ный перемножитель 12, фильтр 13 нижних частот, тактовый генератор 14, второй дополнительный перемножитель 15, блок 16 компараторов, дешифратор 17. -₃₀ The device for synchronizing pseudorandom signals contains a discretization unit 1, a subtraction unit 2, an attenuator 20 torrent 3, a key 4, an adder 5, a delay line 6, a reference driver 7, a signal, a multiplier 8, a memory 9, a threshold TO block, an additional delay line 11, the first additional ~ 25 multiplier 12, the lowpass filter 13, the clock generator 14, the second additional multiplier 15, the comparators block 16, the decoder 17. - ₃₀

Формирователь 7 опорного сигнала (первый вариант) содержит перемножитель 18, управляемый делитель 19 . напряжения, блок 20 квадраторов, весо— , вой сумматор 21, формирователь 22 управняющего сигнала (фиг.2).The shaper 7 of the reference signal (the first option) contains a multiplier 18, a controlled divider 19. voltage, block of 20 quadrants, weight, howl adder 21, driver 22 of the control signal (figure 2).

Формирователь 7 опорного сигнала /второй вариант) содержит блок 23 формирователей модуля сигнала, блок 24 выбора минимального сигнала, пер- / дд вый перемножитель 25, блок формирователей 26 двухуровневого сигнала, второй перемножитель 27 (фиг.З).Shaper 7 reference signal / second option) contains a block of 23 drivers of a signal module, a block 24 for selecting the minimum signal, a first / second multiplier 25, a block of drivers of a two-level signal 26, a second multiplier 27 (FIG. 3).

Устройство синхронизации псевдослучайных сигналов работает следующим 45 образом.The pseudo-random signal synchronization device operates in the following 45 ways.

На вход устройства синхронизации псевдослучайных сигналов поступает псевдослучайная последовательность (ПСП), символы которой могут быть ис- 50 кажены шумом (фиг.4а, искаженные символы показаны пунктиром). В начальный момент времени на выходах линии 6 задержки (фиг.1, фиг.4г, фиг.5г, первый выход линии задержки 5, фиг.4 д, $$ четвертый выход линии 6 задержки), на выходе формирователя 7 (фиг.4е), на выходе накопителя 9 (фиг.56, где II - уровень порога), на выходеA pseudo-random sequence (PSP) arrives at the input of the pseudo-random signal synchronization device, the characters of which can be distorted by noise (Fig. 4a, distorted characters are shown by dotted lines). At the initial moment of time at the outputs of the delay line 6 (Fig. 1, Fig.4g, Fig.5g, the first output of the delay line 5, Fig.4 d, $$ fourth exit of the delay line 6), at the output of the imaging unit 7 (Fig.4e ), at the output of drive 9 (Fig. 56, where II is the threshold level), at the output

первого перемножителя 8 (фиг.5а) и на выходе порогового блока 10 равны нулю.the first multiplier 8 (figa) and at the output of the threshold unit 10 are equal to zero.

В такой ситуации ключ 4 замкнут и входной сигнал после дискретизации в дискретизаторе 1 проходит на информационный вход линии 6 задержки. Дискретизация входного сигнала осуществляется по переднему фронту сигнала, вырабатываемого управляемым тактовым генератором 14 (фиг.4б). После четырех тактов на всех выходах линии 6 задержки появляются сигналы (в данном случае линия 6 задержки имеет четыре отвода, из которых используются первый и четвертый отводы). На выходе формирователя 7 также появляется сигнал, причем его величина и знак определяются входными сигналами. Если на входы формирователя 7 поступают неискаженные символы последовательности, то на его выходе знак сигнала совпадает со знаком следующего принимаемого символа, это приводит к уменьшению сигнала на выходе вычитающего блока 2 (фиг.4в) и увеличению сигнала на входе, а следовательно. и на выходах линии 6 задержки. Это увеличение приводит соотч ветственно к увеличению сигнала на выходе формиррвателя 7 и происходит до тех пор, пока сигнал на выходе формирователя 7 не будет полностью совпадать с сигналом на выходе дискретизатора 1.In this situation, the key 4 is closed and the input signal after sampling in the sampler 1 passes to the information input of the delay line 6. The sampling of the input signal is carried out on the leading edge of the signal generated by the controlled clock generator 14 (figb). After four clocks, signals appear on all outputs of delay line 6 (in this case, delay line 6 has four taps, from which the first and fourth taps are used). At the output of the driver 7, a signal also appears, and its magnitude and sign are determined by the input signals. If the undistorted symbols of the sequence arrive at the inputs of the shaper 7, then at its output the sign of the signal coincides with the sign of the next received symbol, this leads to a decrease in the signal at the output of the subtractive unit 2 (figv) and an increase in the signal at the input, and therefore. and at the outputs of the line 6 delay. This increase leads, respectively, to an increase in the signal at the output of the driver 7 and occurs until the signal at the output of the driver 7 completely coincides with the signal at the output of the sampler 1.

По мере увеличения сигнала на выходе формирователя 7 увеличивается сигнал на выходе переножителя 8 и накога геля 9, что приводит к превышению порога в пороговом блоке 10 и ключ 4 размыкается. В этом случае сигнал с выхода формирователя7 поступает непосредственно на информационный вход линии 6 задержки и совокупность этих блоков, образует генератор псевдослучайной последовательности, причем задержка формируемой ПСП' совпадает с задержкой принимаемого псе.As the signal at the output of the imaging unit 7 increases, the signal at the output of the supporter 8 and the gel 9 increases, which leads to the threshold being exceeded in the threshold unit 10 and the key 4 is opened. In this case, the signal from the output of the driver 7 goes directly to the information input of the delay line 6 and the combination of these blocks forms a pseudo-random sequence generator, and the delay of the formed memory bandwidth 'coincides with the delay of the received PSE.

Возникновение ошибки в принимаемом сигнале (при замкнутом ключе 4) приводит к уменьшению уровня сигнала на выходе формирователя 7, однако по мере накопления влияние этих ошибок все меньше сказывается на знаке этого сигнала.The occurrence of an error in the received signal (with the key 4 closed) leads to a decrease in the signal level at the output of the driver 7, but as it accumulates, the influence of these errors affects the sign of this signal less and less.

Совокупность второго дополнительного перемножителя 15 и первого допол1596476 6The combination of the second additional multiplier 15 and the first supplement 1596476 6

нительного перемножителя 12 образуют временной дискриминатор, на выходе которого (фиг.5д) сигнал содержит постоянную составляющую, пропорциональную рассогласованию по задержке ' 5body multiplier 12 form a time discriminator, at the output of which (figd) the signal contains a constant component proportional to the mismatch on the delay of '5

между сигналом, формируемым формирователем 7 и сигналом на выходе дополнительной линии 11 задержки (фиг.5в). Эта постоянная составляющая фильтруется фильтром 13 нижних частот и воздействует на частоту сигнала, вырабатываемого тактовым генератором 14. В результате этого задержка сигнала на выходе формирователя 7 и задержка сигнала дискретизации (фиг.46) изменяются таким образом, чтобы момент дискретизации совпадал с серединой принимаемого символа.between the signal generated by the imaging unit 7 and the signal at the output of the additional delay line 11 (Fig. 5b). This constant component is filtered by the low-pass filter 13 and affects the frequency of the signal generated by the clock generator 14. As a result, the delay of the signal at the output of the driver 7 and the delay of the sampling signal (Fig.46) are changed so that the sampling time coincides with the middle of the received symbol.

При этом исключаются ошибки, вызван- 20 ные дрожанием фронтов принимаемых символов,This eliminates errors caused by jitter of the edges of received symbols,

Claims (3)

Изобретение относитс  к электросв зи и может быть использовано в си темах передачи информации, использующих псевдослучайные сигналы, дл  быстрого вхождени  в синхронизм. Целью изобретени   вл етс  сокращение времени вхождени  в синхронизм На фиг,1 представлена структурна  электрическа  схема устройства синхро низации псевдослучайных сигналов; на фиг. 2 и 3 - структурные электричес кие схемы формировател  опорного сиг нала; на фиг.4 и 5 - временные диаграммы сигналов, по сн ющие работу устройства синхронизации псевдослучайных сигналов. Устройство синхронизации псевдослучайных сигналов содержит дискретизатор 1, вычитающий блок 2, аттенюатор 3, ключ 4, сумматор 5, линию 6 задержки, формирователь 7 опорного сигнала, перемножитель 8, накопитель 9, пороговый блок fО ,дополнительную линию 11 задержки, первьй дополнител ный перемножитель 12, фильтр 13 нижних частот, тактовый генератор 14, второй дополнительный перемножитель 15, блок 16 компараторов, дешифратор 17. Формирователь 7 опорного сигнала (первый вариант) содержит перемножитель 18, управл емый делитель 19 напр жени , блок 20 квадраторов, весо вой сумматор 21, формирователь 22 уп равл ющего сигнала (фиг.2). Формирователь 7 опорного сигнала второй вариант) содержит блок 23 формирователей модул  сигнала, блок 24 выбора минимального сигнала, первый перемножитель 25, блок формирователей 26 двухуровневого сигнала, второй перемножитель 27 (фиг.З). Устройство синхронизации псевдослучайных сигналов работает следующи образом. На вход устройства синхронизации псевдослучайных сигналов поступает псевдослучайна  последовательность СПСП), символы которой могут быть ИС кажены шумом (фиг.4а, искаженные сим волы показаны пунктиром). В начальный момент времени на выходах линии 6 задержки (фиг.1, фиг.4г, фиг.5г, первый выход линии задержки 5, фиг.4 д четвертый выход линии 6 задержки), на выходе формировател  7 (фиг.4е), на выходе накопител  9 (фиг.56, где - уровень порога), на выходе первого перамножител  8 (фиг.5а) и на выходе порогового блока 10 равны нулю. В такой ситуации ключ 4 замкнут и входной сигнал после дискретизации в дискретизаторе 1 проходит на информационный вход линии 6 задержки. Дискретизаци  входного сигнала осуществл етс  по переднему фронту сигнала , вырабатываемого управл емым тактовым генератором 14 (фиг.4б). После четырех тактов на всех выходах линии 6 задержки по вл ютс  сигналы (в данном случае лини  6 задержки имеет четыре отвода, из которых используютс  первый и четвертый отводы). На выходе формировател  7 также по вл етс  сигнал, причем его величина и знак определ ютс  входными сигналами . Если на входы формировател  7 поступают неискаженные символы последовательности , то на его выходе знак сигнала совпадает со знаком следующего принимаемого символа, это приводит к уменьшению сигнала на выходе вычитающего блока 2 (фиг.4в) и увеличению сигнала на входе, а сле ,довательно. и на выходах линии 6 задержки . Это увеличение приводит соотп ветственно к увеличению сигнала на вьгходе формиррвател  7 и происходит до тех пор, пока сигнал на выходе формировател  7 не будет полностью совпадать с сигналом на выходе дискрётизатора 1. По мере увеличени  сигнала на выходе формировател  7 увеличиваетс  сигнал на выходе переножител  В и на- ош -ел  9, что приводит к превышению порога в пороговом блоке 10 и ключ 4 размыкаетс . В этом случае сигнал с выхода формировател -7 поступает непосредственно на информацион- ньш вход линии 6 задержки и совокупность этих блоков, образует генератор псевдослучайной последовательности , причем задержка формируемой ПСП совпадает с задержкой принимаемого Возникновение ошибки в принимаемом сигнале (при замкнутом ключе 4) приводит к уменьшению уровн  сигнала на выходе формировател  7, однако по мере накоплени  вли ние этих ошибок все меньше сказываетс  на знаке этого сигнала. Совокупность второго дополнительного перемнржител  15 и первого дополнительного перемножител  12 образуют временной дискриминатор, на выходе которого (фиг.Зд) сигнал содержит посто нную составл ющую, пропорциональную рассогласованию по задержке между сигналом, формируемым формирователем 7 и сигналом на выходе дополнительной линии 11 задержки (фиг.Зв). Эта посто нна  составл юща  фильтруетс  фильтром 13 нижних частот и воздействует на частоту сиг нала, вырабатываемого тактовым генер тором Л, В результате этого задержка сигнала на выходе формировател  и задержка сигнала дискретизации (фиг.46) измен ютс  таким образом, чтобы момент дискретизации совпадал с серединой принимаемого символа. При этом исключаютс  ошибки, вызванные дрожанием фронтов принимаемых символов. Формула изобретени  1. Устройство синхронизации псевдослучайных сигналов, содержащее последовательно соединенные дискретизатор , перемно мтель, накопитель, по роговый блок и ключ, последовательно соединенные тактовый генератор и лини  задержки, а также сумматор и дешифратор, выход тактового генератора подсоединен к управл ющему входу дискретизатора, причем информационный вход дискретизатора и выход дешифратора  вл ютс  соответственно входом и выходом устройства, о т.,-.   и ч а ю щ е е с .  тем, что, с целью сокращени  времени вхождени  в синхронизм, введены последовательно соединенные дополнительна  лини  задержки , первый дополнительный перемножитель , фильтр нижних частот, выход которого подсоединен к управл ющему входу тактового генератора, последовательно соединенные вычитающий- блок и аттенюатор, выход которог подсоединен к информационному входу ключа, последовательно соединенные формирователь опорного сигнала и второй дополнительный перемножитель, выход которого подсоединен к второму входу первого дополнительного перемножител ,   также блок компараторов при этом первы вход и выход суммато ра подключены соответственно к выхо1 6 ду ключа и информационному входу линии задержки, выход дискретизатора ;, подсоединен к первому входу вычитаюше-. го блока, второй вход которог объединен с вторыми входами первого пе- ремножител  и сумматора и подключен к выходу формировател  опорного сигнала , выходы линии задержки через бло:; компараторов подсоединены к соответствующим входам дешифратора, дополнительные выходы линии задержки подсоединены к соответствующим входам формировател  опорного сигнала, а второй вход второго дополнительного пё)емножител  и вход дополнительной линии задержки подключены соответственно к выходу тактового генератора и информационному входу дискретизатора. The invention relates to telecommunications and can be used in information transmission schemes using pseudo-random signals for fast synchronization. The aim of the invention is to reduce the time to synchronization. FIG. 1 is a block diagram of a pseudo-random signal synchronization device; in fig. 2 and 3 - electrical block diagrams of the driver of the reference signal; 4 and 5 are timing charts of signals explaining the operation of a pseudo-random signal synchronization device. The device for synchronizing pseudorandom signals contains a discretization unit 1, a subtracting unit 2, an attenuator 3, a key 4, an adder 5, a delay line 6, a shaper 7 of the reference signal, a multiplier 8, a drive 9, a threshold unit fО, an additional delay line 11, the first additional multiplier 12 , low pass filter 13, clock generator 14, second additional multiplier 15, comparators block 16, decoder 17. Reference signal shaper 7 (first variant) contains multiplier 18, controlled voltage divider 19, block 20 square oors, weight adder 21, driver of the control signal 22 (Fig. 2). The shaper 7 of the reference signal, the second option) contains a block of 23 shapers of the signal module, a block 24 for selecting the minimum signal, a first multiplier 25, a block of shapers 26 of a two-level signal, a second multiplier 27 (FIG. 3). The device for synchronizing pseudo-random signals works as follows. The pseudo-random pseudo-random sequence of PSPS arrives at the input of the pseudo-random signal synchronization device, the symbols of which may be the ICs seem to be noise (figa, the distorted symbols are shown by dotted lines). At the initial moment of time at the outputs of the delay line 6 (Fig. 1, Fig.4g, Fig.5g, the first output of the delay line 5, Fig.4 the fourth output of the delay line 6), at the output of the former 7 (Fig.4e), on the output of the accumulator 9 (FIG. 56, where is the threshold level), at the output of the first submultiplier 8 (FIG. 5a) and at the output of the threshold unit 10 are zero. In this situation, the key 4 is closed and the input signal after sampling in the sampler 1 passes to the information input of the delay line 6. The input signal is sampled at the leading edge of the signal generated by the controlled clock generator 14 (Fig. 4b). After four clocks, signals appear on all outputs of delay line 6 (in this case, delay line 6 has four taps, of which the first and fourth taps are used). A signal also appears at the output of the imaging unit 7, with its magnitude and sign being determined by the input signals. If the undistorted symbols of the sequence arrive at the inputs of the imager 7, then at its output the sign of the signal coincides with the sign of the next received symbol, this leads to a decrease in the signal at the output of the subtractive unit 2 (Fig. 4b) and an increase in the signal at the input, followed by successively. and at the outputs of the line 6 delay. This increase leads, respectively, to an increase in the signal at the drive of the generator 7 and occurs until the signal at the output of the driver 7 fully coincides with the signal at the output of the discriminator 1. As the signal at the output of the driver 7 increases, the signal at the output of the transmitter B and OIL is 9, which causes the threshold in threshold block 10 to be exceeded and key 4 is opened. In this case, the signal from the output of the forcer -7 goes directly to the information input of the delay line 6 and the combination of these blocks forms a pseudo-random sequence generator, and the delay of the formed memory bandwidth coincides with the received delay. An error in the received signal (with the closed key 4) leads to a decrease in the signal level at the output of the driver 7, however, as it accumulates, the effect of these errors affects the sign of this signal less and less. The combination of the second additional multiplier 15 and the first additional multiplier 12 form a temporary discriminator, the output of which (FIG. 3C) signal contains a constant component proportional to the delay error between the signal generated by the imaging unit 7 and the signal at the output of the additional delay line 11 (FIG. Sv) This constant component is filtered by the low pass filter 13 and affects the frequency of the signal generated by the clock generator L. As a result, the delay signal at the output of the driver and the delay of the sampling signal (Fig. 46) are changed so that the sampling time coincides with the middle of the received symbol. This eliminates errors caused by jitter on the edges of received characters. Claims 1. A pseudo-random signal synchronization device comprising a serially connected sampler, variable clock, accumulator, horn block and key, serially connected clock generator and delay line, as well as an adder and decoder, clock output connected to the control digitizer, and the information input of the sampler and the output of the decoder are respectively the input and output of the device, o., -. and c y e e c. By the fact that, in order to reduce the time to synchronization, additional delay lines connected in series are introduced, the first additional multiplier, a low-pass filter whose output is connected to the control input of the clock generator, connected in series to the subtraction unit and attenuator whose output is connected to the information a key input connected in series to a reference signal conditioner and a second additional multiplier, the output of which is connected to the second input of the first complement The multiplier, the comparator block, in this case, the first input and output of the totalizer are connected respectively to the output of the key and the information input of the delay line, the output of the sampler;, is connected to the first input by subtracting. unit, the second input of which is combined with the second inputs of the first multiplier and adder and connected to the output of the reference signal conditioner, the outputs of the delay line through the block :; the comparators are connected to the corresponding inputs of the decoder, the additional outputs of the delay line are connected to the corresponding inputs of the reference signal generator, and the second input of the second additional multiplier and the input of the additional delay line are connected respectively to the output of the clock generator and the information input of the sampler. 2.Устройство по п.1, отличающеес  тем, что формирователь опорного сигнала содержит последовательно соединенные блок квадратов, весовой сумматор, формирователь управл ющего сигнала и управл емый делитель напр жени , а также перемно- житель, входы которого объединены с соответствующими входами блока квадраторов , а выход перемножител  подсоединен к информационному входу управл емого делител  напр жени , причем входы перемножител  и Ьыход управл емого делител  напр жени   вл ютс  соответственно входами и выходом формировател  опорного сигнала, а формирователь управл ющего сигнала выполнен в виде преобразовател  сигнала по функции квадратный корень 2. The device according to claim 1, characterized in that the reference signal conditioner comprises a series-connected block of squares, a weight adder, a control signal generator and a controlled voltage divider, as well as a multiplier, the inputs of which are combined with the corresponding inputs of the block of quadrators and the multiplier output is connected to the information input of the controlled voltage divider, the multiplier and the output of the controlled voltage divider being the inputs and output of the driver signal generator, and the driver of the control signal is designed as a signal converter according to the function of the square root 3.Устройство по п.1, о т л и чающеес  тем, что формирователь опорного сигнала содержит последовательно соединенные блок формирователей модул  сигнала, блок выбора минимального сигнала и первый перемножитель ,последовательно соединенные блок формирователей двухуровневого сигнала и второй перемножитель, выход которого подсоединен к второму вьрсоду первого перемножител , входы блока формирователей двухуровневого сигнала объединены с соответствующими входами блока формирователей модул  сигнала, причем входы блока формирователей модул  сигнала и выход первого перемножител   вл ютс  соответственно входами и выходом -формировател  второго сигнала.3. The device according to claim 1, about tl and the fact that the shaper of the reference signal contains series-connected shapers of the modulus signal module, the minimum signal selection block and the first multiplier, series-connected shapers of the two-level signal and the second multiplier, the output of which is connected to the second the first multiplier, the inputs of the block of the two-level signal shapers are combined with the corresponding inputs of the block of the shapers of the signal module, and the inputs of the shaper block are st signal and the output of the first multiplier are respectively input and output -formirovatel second signal. Фиг. 2FIG. 2 2323 2626 ЛL гg 2Ь2b И7I7 гg .. Фиг,3FIG 3 ФиаЛFial аbut