SU1596323A1 - Устройство дл вычислени логарифмической функции - Google Patents
Устройство дл вычислени логарифмической функции Download PDFInfo
- Publication number
- SU1596323A1 SU1596323A1 SU884379448A SU4379448A SU1596323A1 SU 1596323 A1 SU1596323 A1 SU 1596323A1 SU 884379448 A SU884379448 A SU 884379448A SU 4379448 A SU4379448 A SU 4379448A SU 1596323 A1 SU1596323 A1 SU 1596323A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information input
- unit
- register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах дл воспроизведени логарифмических функций. Цель изобретени - расширение области применени за счет увеличени диапазона изменени аргумента. Поставленна цель достигаетс тем, что устройство содержит вход начального значени аргумента, блок формировани коэффициента, первый и второй блоки нормировани , три вычитател , два умножител , сумматор, выход результата, два шинных коммутатора, два регистра, вход задани констант, блок пам ти констант, блок сравнени , блок синхронизации, вход сигнала "пуск", накапливающий сумматор, первый и второй элементы ИЛИ. Блок синхронизации содержит генератор тактовых импульсов, триггер, первый и второй элементы И, элемент ИЛИ, сдвиговый регистр. Блок формировани констант содержит генератор, элемент И, триггер, первый и второй сдвиговые регистры. Блок нормировани содержит генератор, элемент И, триггер, первый и второй сдвиговые регистры. Работа устройства основана на соотношении Y I+1 = (2 - X I/Α I) Y I - (1- X I/Α I) Y I-1 + H/Α I, I= 1,2 ...,K
Y 0, Y 1, X 1, H, X K - заданные значени . 5 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах воспроизведени логарифмических функций.
Цель изобретени - расширение области применени за счет увеличени диапазона изменени аргумента.
На фиг. 1 представлена структурна схема устройства; на фиг. 2 - схема блока синхронизации , пример исполнени ; на фиг. 3 временна диаграмма работы блока синхронизации; на фиг. 4 - схема блока формировани коэффициента, пример исполнени ; на фиг. 5 - схема блока нормировани , пример исполнени .
Claims (3)
- Устройство.содержит вход 1 начального значени аргумента, блок 2 формировани коэффициента, первый и второй блоки 3 и 4 нормировани , первый и второй вычитатели 5 и 6, первый умножитель 7, третий вычитатель 8, сумматор 9, выход 10 результата. второй шинный коммутатор 11, первый регистр 12. первый шинный коммутатор 13. второй регистр 14, вход 15 задани констант , блок 16 пам ти констант, блок 17 сравнени , блок 18 синхронизации, вход 19 сигнала Пуск, второй умножитель 20. накапливающий сумматор 21, а также первый и второй элементы ИЛИ 22 и 23. Блок синхронизации образуют генератор 24 тактовых импульсов, триггер 25, первый и второй элементы И 26 и 27, элемент ИЛИ 28 и сдвиговый регистр 29. Блок формировани коэффициента включает генератор 30, элемент И 31, триггер 32, а также первый и второй сдвиговые регистры 33 и 34. Блок нормировани содержит генератор 35, элемент И 36, триггер 37, первый и второй сдвиговые регистры 38 и 39. Устройство работает следующим образом . Дл воспроизведени значений функции у 1пх использован модифицированный алгоритм Эмбла dy(a.-x)dy + dx,(1) где а-определенный параметр. Решением (1) вл етс функци у 1пх. Уравнению (1) соответствует разностный аналог l y-i- ум (2-§)у. -0I 1.
- 2...,N;.(2) Каноническа форма (2) имеет вид |У| 4-1 А| У| + fi уо задан Параметр Oi вырабатываетс в устройстве согласно условию II xi II 01, поэтому в интервале а,Ь норма оператора AI, определ ема по формуле (3), не превосходит единицы , С целью увеличени быстродействи (2) параметр сц должен быть числом, ближайшим к X и кратным 2 . Например, х 0,126, .125 2, k
- 3. Формула методической погрешноЬти дл (2) имеет вид h (х - 1),,.,4 У В исходном состо нии по входу 15 задани констант занос тс величины h, уо. у 1, Xk. Шинные коммутаторы 13 и 11 устанавливаютс в состо ние, обеспечивающее подключение выходов блока 16 пам ти констант к входам регистров 14 и 12 соответственно . По приходу импульса по входу 19 сигнала Пуск в регистры 14 и 12 соответственно занос тс величины уо. и yi, а блок 18 синхронизации начинает вырабатывать последовательность импульсов. В блоке 2 формировани коэффициента по первому импульсу оЬуществл етс формирование коэффициента а , по второму импульсу в блоках 3 и 4 нормировани формируютс величины х/а и h/da , по третьему импульсу в вычитателе 5 формируетс величина (2 - ), а в вычитателе 6 величина (I - ), по четвертому импульсу в умножителе 20 формируетс произведение yi(2 - ), а в умножителе 7 - произведение II Х|.. Уо(1 - ), ПО п тому импульсу в вычитателе ViXl 8 формируетс разность yi(2 ) Уо О ж ) по шестому импульсу в сумматоре 9 формируетс значение у2, по седьмому импульсу шинный коммутатор 13 переключаетс в положение , при котором выход регистра 12 подключаетс к входу регистра 14 и информаци ji3 регистра 12 заноситс в регистр 14, т,е. вместо уо записываетс yi. По восьмому импульсу шинный коммутатор 11 переключаетс в положение, при котором выход сумматора 9 подключаетс к. входу регистра 12 и происходит перезапись значени у2 в регистр 12 вместо у1. Одновременно в накапливающем сумматоре 21 осуществл етс увеличение числа xi на величину h, котора на дев том такте сравниваетс C-XR в блоке 17 сравнени . Если выполн етс равенство xk ih + х, то на выходе блока сравнени по вл етс сигнал, останавливав ющий устройство и вл ющийс признаком окончани вычислений. В противном случае блок 18 синхронизации вырабатывает новую последовательность из дев ти импульсов , причем по шестому импульсу на выходе 10 результата формируетс очередное значение функции согласно алгоритму (1). Формула изобретени Устройство дл вычислени логарифмической функции, содержащее первый и второй регистры, первый и второй элементы ИЛ И, сумматор и блок синхронизации, причем вход запуска блока синхронизации соединен с входом Пуск устройства, о т л и чающеес тем, что, с целью расширени области применени за счет увеличени диапазона изменени аргумента, оно содержит блок формировани коэффициента, первый и второй блоки нормировани , первый и второй шинные коммутаторы, блок сравнени , первый, второй и третий вычитатели , первый и второй умножители, накапливающий сумматор и блок пам ти констант, причем вход задани констант ус-тройства соединен с информационным входом блока пам ти констант, выход конечного ;значени аргумента которого соединен с первым информационным входом.блока сравнени , выход которого соединен с входом останова блока синхронизации, вход задани константы два устройства соединен с первым информационным входом первого вычитател , вход задани константы один устройства соединен с первым информационным входом второго вычитател , второй информационный вход которого соединен с вторым информационным входом первого вычитател и с выходом первого блока нормировани , первый информационный вход которого соединен с первым информационным входом второго блока нормировани и с выходом блока формировани коэффициента, информационный вход которого соединен с вторым информационным входом первого блока нормировани , с вторым информационным входом блока сравнени и с выходом накапливающего сумматора, установочный вход которого соединен с входом начального значени аргумента устройства, информационный вход накапливающего сумматора соединен с выходом значени шага аргумента блока пам ти констант и с вторым информационным входом второго блока нормировани , выход которого соединен с первым информационным входом сумматора, второй информационный вход которого соединен с выходом третьего вычитателй , первый информационный вход которого соединен с выходом первого умножител , первый информационный вход которого соединен с выходом второго регистра , информационный вход которого соединен с выходом первого шинного коммутатора, первый информационный вход которого соединен с выходом значени функции в нулевой точке блока пам ти констант , второй информационный вход первого шинного коммутатора соединен с первым входом второго умножител и с выходом первого регистра, информационный вход которого соединен с выходом второго шинного коммутатора, первый информационный вход которого соединен с выходом значени функции в первой точке пам ти констант, второй информационный вход второго шинного коммутатора соединен с выходом сумматора и с выходои результата устройства, выход первого вычитател соединен с вторым информационным входом второго умножител , выход которого соединен с вторым информационным входом третьего вычитател , выход второго вычитател соединен с вторым информационным входом второго умножител , первый, второй , третий, четвертый, п тый, шестой, седьмой, восьмой и дев тый выходы блока синхронизации соединены соответственно с входом управлени блока формировани коэффициента, входами управлени первого и второго блоков нормировани , с входами управлени первого и второго вычитателей, с входами управлени первого и второго умножителей, с входом управлени третьего вычитател , с входом управлени первого шинного х:оммутатора и первым входом первого элемента ИЛИ, с входами управлени накапливающего сумматора и второго шинного коммутатора и с первым входом второго элемента ИЛИ, с входом управлени блока сравнени , вход управлени первого регистра - с выходом второго элемента ИЛИ, второй вход которого соединен с входом Пуск устройства и с вторымвходом первого элемента ИЛИ, выход которого соединен с входом управлени второго регистра.Фиг. 2Фиг.ЗФигЛОт г-ЗаписьОтБУ1 37-i«IЗаписьл38Ст.р.39-5Фие.5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884379448A SU1596323A1 (ru) | 1988-02-15 | 1988-02-15 | Устройство дл вычислени логарифмической функции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884379448A SU1596323A1 (ru) | 1988-02-15 | 1988-02-15 | Устройство дл вычислени логарифмической функции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1596323A1 true SU1596323A1 (ru) | 1990-09-30 |
Family
ID=21356059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884379448A SU1596323A1 (ru) | 1988-02-15 | 1988-02-15 | Устройство дл вычислени логарифмической функции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1596323A1 (ru) |
-
1988
- 1988-02-15 SU SU884379448A patent/SU1596323A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N! 448459, кл. G 06 F 7/38, 1974.Авторское свидетельство СССР Ns 930314, кл. G 06 F 7/556. 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1596323A1 (ru) | Устройство дл вычислени логарифмической функции | |
JPS5840421Y2 (ja) | デイジタル微分解析機 | |
SU1267431A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье | |
SU752347A1 (ru) | Устройство дл вычислени коэффициентов обобщенных дискретных функций | |
SU1166104A1 (ru) | Устройство дл вычислени синусно-косинусных зависимостей | |
SU1656511A1 (ru) | Цифровой генератор функций | |
SU1171807A1 (ru) | Устройство дл интерпол ции | |
SU1520535A1 (ru) | Комбинаторное устройство | |
SU590750A1 (ru) | Устройство дл реализации быстрого преобразовани фурье | |
SU611252A1 (ru) | Долговременное запоминающее устройство дл воспроизведени функций | |
SU1697105A1 (ru) | Устройство дл формировани векторов | |
SU1324037A1 (ru) | Устройство дл формировани адресов процессора быстрого преобразовани Фурье | |
SU1652980A1 (ru) | Адаптивный экстрапол тор | |
SU1541632A1 (ru) | Контроллер измерительного преобразовател | |
SU1476488A1 (ru) | Устройство дл быстрого действительного преобразовани Фурье | |
SU1688241A1 (ru) | Генератор случайных функций | |
SU1402980A2 (ru) | Устройство дл автоматической коррекции погрешностей измерительного преобразовател | |
JPH10135742A (ja) | 信号波形発生装置 | |
SU1015377A1 (ru) | Устройство дл вычислени корн | |
SU1332314A1 (ru) | Устройство преобразовани координат дл геометрической коррекции изображений | |
SU1374138A1 (ru) | Цифровой преобразователь дл измерени частоты следовани импульсов | |
SU696474A1 (ru) | Коррел тор | |
SU1451832A1 (ru) | Генератор импульсов управл емой частоты | |
SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
SU752346A1 (ru) | Устройство дл вычислени линейной функции |