SU1594432A1 - Устройство регистрации однопол рных однократных импульсов - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и может быть использовано дл  регистрации однократных однопол рных сигналов и их интегральных параметров в услови х помех. Целью изобретени   вл етс  упрощение устройства и повышение точности измерени . Устройство содержит формирователь 1 синхроимпульсов, интегрирующий преобразователь 2 напр жение-частота с импульсной обратной св зью, управл емый генератор импульсов 3, конденсатор 4, электронный переключатель 5, формирователи 6 и 7 импульсов, элемент 2И-НЕ 8, D-триггеры 9 и 10, счетчик 11 импульсов, блок 12 обработки и регистрации. Поставленна  цель достигаетс  в результате введени  в устройство двух D-триггеров, второго формировател  и конденсатора. 1 ил.

Description

Изобретение относитс  к электроизмерительной технике и предназначено дл  регистрации однократных одно-пол рных сигналов и их интегральных Параметров в услови х действи  помех

Целью изобретени   вл етс  упроще; ние устройства и повышение точности измерени .

На чертеже показана блок-схема устройства регистрации однопол рных однократных сигналов.

Устройство содержит формирователь I синхроимпульсов, интегрирующий йреобразователь 2 напр жение - часто ila с импульсной обратной св зью, уп-- 1|авл емый генератор 3 импульсов, 1 онденсатор 4 и электронный переключатель 5, формирователи б и 7 импуль cjoB, элемент 2И-НЕ 8, D-триггеры 9 и 10, содержащие каждый входы установки в О и в 1 ( R и S со с тветственно), счетчик 1 1 импульсов (с двум  входами установки нул  R1 j,

R2, счетным Т-входом и двум  разреша 0п(ими входами V1, V2). В состав устройства входит также блок 12 обработки и регистрации.

Устройство работает следующим об™ разом,

При включении в момент времени t,, источника питани  начинаетс  зар д Конденсатора 4 через второй вход элемента И-НЕ 11, S- и D-входы первого П-триггера„9 и R- и D-входы второго П-триггера 10. Низкий уровень напр жени  на зар жающейс  емкости 7 устанавливает на выходе элемента 2И-НЕ 8 единичный сигнал и ориентирует D-триггер 9 в состо ние 1 а П-триггер 10 - в состо ние О, При этом с выходов триггеров 9 и 10 на входы V1 и V2 счетчика 11 поступают нулевые сигналы, запрещающие счет импульсов. С пр мого выхода D-тригге ра 9 на вход формировател  7 подаетс  единичный сигнал, поэтому формирователь 7 запускаетс  по другому входу положительными перепадами счетных импульсов и генерирует отрицательные импульсы пересылки кода. Их задние фронты запускают формирователь 6, генерирующий взаимно инверсные импульсы , которые периодически с часттой fj 1/Tj устанавливают разр ды счетчика 11 в нулевое состо ние. Кроме того, импульсы положительной пол рности поступают на первый вход элемента 2И-НЕ 8.

0

0

5

0

5 начальной у(

5

0

5

При достижении нагфлжением зар жающейс  емкости уровн  логической единицы на входах элемента 2И-НЕ 8 произойдет совпадение единиц, которое сформирует на его выходе нулевой сигнал. Он переключит D-триггер 9 по установочному R-входу в состо ние О. На пр мом выходе триггера 9 по витс  нулевой сигнал, запрещающий запуск формирователей 6 и 7, а на инверсном выходе установитс  единичный сигнал, разблокирующий счетчик 11 по входу VI,, Блокирующий нулевой уровень на входе V2 сохран етс ;, так как состо ние триггера 10 остаетс  неизменным. Из сказанного следует , что продолжительность периодического обнулени  разр дов счетчика 11 задаетс  временем зар дки емкости, которое выбираетс  заведомо большим времени переходного процесса включени  эледментоБ и узлов устройства Така  особенность цепи автоматичес-.

.таксЕКИ полностью исключает возможность нулевого сбо , который может произойти из-за несинхронности действий элементов и узлов устройства в течение переходного процесса его включени , (анна  цепь содержит также электронный переключатель 55 которь Й замыкаетс  на короткое врем  от действи  импульса сброса на его управл ющем входе, разр жа  при этом конденсатор А практически до нул . Необходимость в таком прерывании возникает, если регистри- -руемый сигнал помимо информативного участка включает в себ  неинформа- тивную часть зна-штельной прот женности .

В момент времени когда на из мерительнбм входе устройства по вл етс  однократный однопол рный сигнал ) вступает в действие преобразователь 2 напр жение - частота, а также срабатывает формирователь 1. Его синхроимпульс переключает D-триггер 10 в состо ние 1. Единичный сигнал, по вл ющийс  на выходе D-триггера 10, разблокирует вход V2 , счетчика 11 и последний начинает заполн тьс  импульсами „ В времени tj вольтсекундна  площадь напр жени  Ugj((t) достигает квантованной величины С, что фиксируетс  по влением первого импульса на выходе преобразовател  частоты. Он переключает

триггер 9 в состо ние 1, при котором на его инверсном выходе формиру- етс  отрицательный перепад сигнала, блокирующий счетчик 11 по входу VI. В результате счет импульсов прекращаетс  и в разр дах счетчика 14 фиксируетс  код,  вл ющийс  числовым эквивалентом интервала времени /Jt, t t,. Одновременно на пр мом выходе D-триггера 9 формируетс  положительный перепад сигнала, информирующий блок 12 через его дополнительный А-вход готовности первого текущего кода измерени  и дающий регийт- ратору команду на выборку первого адреса запоминающей  чейки.

Положительный перепад поступает также на формирователь 7, не мен   его состо ни , так как дл  этого

требуетс  наличие единичного уровн  сигнала на его втором входе. Такой уровень формируетс  через врем  t ближайшим положительным перепадом счетного импульса, от которого фор-, мирователь 7 запускаетс  и генерирует отрицательный импульс пересылки кода минимальной длительности. Этот импульс через управл ющий W-вход блока 12 разрешает запись первого текущего кода измерени  в выбранную  чейку. Длительность импульса ограничиваетс  временем цикла, гарантирующим надежн то запись кодов в  чей-, ках его пам ти.

Задний фронт импульса пересьшки - кода запускает формирователь 6, генерирующий два взаимно инверсные импульса сброса разр дов .счетчика 11 в нулевое положение. Импульс сброса положительной пол рности, кроме того, инвертируетс  элементом 2И-НЕ 8 и возвращает П-триггер 9 в состо ние О. На пр мом выходе триггера 9 по вл етс  нулевой сигнал, блокирующий формирователь 7, а на инверсном выходе формируетс  единичный сигнал, который разблокирует счетчик 11 по

входу V1 и разрещает по окончанию импульсов обнулени  формировател  7 кодирование очередного временного интервала Л t 2 t 3 t 2 .

I

Далее процессы в устройстве повтор ютс  с тем отличием, что к моменту tj окончани  интервала времени t на втором входе формировател  7 будет высокий уровень счетного им

пульса. Поэтому формирователь 7 сработает в момент времени tg непосредственно от импульса готовности кода, в результате чего продолжительность операций по пересылке текущего кода в пам ть и обнуление счетчика сократ тс  до минимума.

Claims (1)

1. Формула изобретени 

   5

   0

   5

   0

   Устройство регистрации однопол р- ных однократных сигналов, содержащее интегрирующий преобразователь напр жение -- частота, вход которого соединен с входом устройства и входом формировател  синхроимпульса, управл емый генератор тактовых импульсов, элемент 2И-НЕ, первый формирователь импульсов, первый выход которого соединен с первым входом элемента 2И-НЕ, переключатель и счетчик импульсов, выходы которого соединены с информационными входами блока обработки и регистрации, отличающеес  тем, что, с целью упрощени  и повышени  точности, в него введены два Б-триггера, второй формирователь и конденсатор,, разрешающие входы счетчика импульсов соединены с инвертирующим выходом первого D-триггера и с неинвертирующим выходом второго D-триггера соответственно, а его входы обнулени  соединены с выходами первого формировател  импульсов, вход которого соединен с управл ющим входом блока обработки и регистрации и выходом второго формировател  импульсов , первый вход которого сое ди- нен с выходом управл емого генератора тактовых импульсов и счетным входом счетчика импульсов, а второй вход соединен с неинвертир пощим выходом первого D-триггера и адресным входом блока обработки и регистрации,

   5 выход элемента 2И-НЕ соединен с R-входо.м первого D-триггера, а второй вход с его D- и S-входами и R- и D-входами второго D-триггера и с пер выми выводами конденсатора

   0 и переключател , вторые входы которых соединены с общей шиной устройства, счетный вход второго D-триггера соединен с выходом формировател  синхроимпульса , а первого - с выходом ин5 тегрируюс1его преобразовател  напр жение - частота.

   5

   0