SU1587486A1 - Device for computing symmetric boolean functions - Google Patents
Device for computing symmetric boolean functions Download PDFInfo
- Publication number
- SU1587486A1 SU1587486A1 SU884385086A SU4385086A SU1587486A1 SU 1587486 A1 SU1587486 A1 SU 1587486A1 SU 884385086 A SU884385086 A SU 884385086A SU 4385086 A SU4385086 A SU 4385086A SU 1587486 A1 SU1587486 A1 SU 1587486A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- elements
- module
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и микроэлектронике и предназначено дл построени быстродействующих арифметических устройств матричного типа. Цель изобретени - упрощение конструкции устройства дл вычислени симметрических булевых функций. Устройство содержит два элемента ИЛИ-НЕ, три элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2, один из которых имеет инверсный выход, четыре элемента И, элемент ИЛИ, три информационных входа, четыре настроечных входа и один выход. Сложность устройства по числу входов логических элементов равна 25, а быстродействие, определ емое глубиной схемы, равно 4Τ, где Τ - задержка на вентиль. На информационные входы устройства подаютс двоичные переменные X 1, X 2, X 3, на настроечные входы - сигналы настройки U 1, U 2, U 3, U 4, значени которых принадлежат множеству {0,1The invention relates to computing and microelectronics and is intended for the construction of high-speed matrix-type arithmetic devices. The purpose of the invention is to simplify the construction of a device for calculating symmetric Boolean functions. The device contains two OR-NOT elements, three elements ADDITIONAL ON MODULE 2, one of which has an inverse output, four AND elements, an OR element, three information inputs, four configuration inputs and one output. The complexity of the device according to the number of inputs of logic elements is 25, and the speed determined by the depth of the circuit is 4Τ, where Τ is the delay per valve. The binary inputs X 1, X 2, X 3 are supplied to the information inputs of the device, and the tuning inputs are U 1, U 2, U 3, U 4 setting signals, the values of which belong to the set {0.1 
на выходе устройства реализуетс симметрическа булева функци F = F(X 1, X 2, X 3), определ ема вектором настройки U = (U 1, U 2, U 3, U 4). 1 ил., 1 табл.at the output of the device, a symmetric Boolean function F = F (X 1, X 2, X 3) is implemented, which is determined by the tuning vector U = (U 1, U 2, U 3, U 4). 1 ill., 1 tab.
Description
Изобретение относитс к области вычислительной техники и микроэлектроники и предназначено дл построени быстродействующих арифметических устройств матричного типа.The invention relates to the field of computing and microelectronics and is intended for the construction of high-speed matrix-type arithmetic devices.
Цель изобретени - упрощение конструкции устройства дл вычислени симметричных булевых функций.The purpose of the invention is to simplify the construction of a device for calculating symmetric Boolean functions.
На чертеже представлена схема устройства дл вычислени симметричных булевых функций трех переменных.The drawing shows a diagram of a device for calculating symmetric Boolean functions of three variables.
Устройство содержит два элемента ИЛИ-НЕ 1 и 2, три элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 3-5, четыре элемента И 6-9, элемент ИЛИ 10, три информационных входа 11-13, четыре настроечных входа 14-17 и выход 18.The device contains two elements OR NOT 1 and 2, three elements ADDITIONAL ON MODULE 2 3-5, four elements AND 6-9, element OR 10, three information inputs 11-13, four tuning inputs 14-17 and output 18.
Устройство работает следующим образом .The device works as follows.
На информационные входы 11-13 подаютс двоичные переменные xi, Х2 и хз соответственно, на настроечные входы 14- 17 - сигналы настройки U1, U2, из и U4 соответственно , значени которых принадлежат {0,1}. На выходе 18 реализуетс симметрическа булева функци (xi,j, хз), определ ема вектором настройки ТТ(иь U2, из.Binary variables xi, X2, and xs, respectively, are supplied to information inputs 11-13, and tuning settings U1, U2, from, and U4, respectively, whose values belong to {0,1}, are supplied to configuration inputs 14-17. Output 18 implements a symmetric Boolean function (xi, j, xs), defined by the TT tuning vector (u2, from.
U4).U4).
Первообразна устройства имеет видPrimary device has the form
F(X1, Х2, ХЗ,7Г)Х1 VX2 VX3 Ul (xi®X2@X3®xTvF (X1, X2, XS, 7G) X1 VX2 VX3 Ul (xi®X2 @ X3®xTv
СЛSL
схsc
0000
оabout
|Х2 V хз) U2 V ( X 1® Х2 © хз © Х1 Х2 X3)V Гиз V Х1Х2ХЗ -04.| X2 V xs) U2 V (X 1® X2 © xs © X1 X2 X3) V Guise V X1X2HZ -04.
Значени компонентов вектора U и соответствующие ему реализуемые симметрические булевы функции приведены в таблице настроек.The values of the components of the vector U and the corresponding symmetric Boolean functions corresponding to it are listed in the settings table.
Достоинством предлагаемого устройства вл етс проста конструкци . Сложность его по числу входов логических элементов равна 25. в то врем как сложность известного устройства равна 28.The advantage of the proposed device is simple construction. The complexity of its number of inputs of logic elements is equal to 25. while the complexity of the known device is equal to 28.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884385086A SU1587486A1 (en) | 1988-02-29 | 1988-02-29 | Device for computing symmetric boolean functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884385086A SU1587486A1 (en) | 1988-02-29 | 1988-02-29 | Device for computing symmetric boolean functions |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1587486A1 true SU1587486A1 (en) | 1990-08-23 |
Family
ID=21358317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884385086A SU1587486A1 (en) | 1988-02-29 | 1988-02-29 | Device for computing symmetric boolean functions |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1587486A1 (en) |
-
1988
- 1988-02-29 SU SU884385086A patent/SU1587486A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1432500. кл. G 06 F 7/00, 1987. Авторское свидетельство СССР N2 1517017, кл. G 06 F 7/00, 13.01.88. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0292099A3 (en) | Clock scheme for vlsi systems | |
KR930000894B1 (en) | Semiconductor integrated circuit device having improved input/output interface circuit | |
KR880005746A (en) | Semiconductor integrated circuit | |
SU1587486A1 (en) | Device for computing symmetric boolean functions | |
SU1432500A1 (en) | Device for computing symmetrical boolean functions | |
SU1587489A1 (en) | Device for computing symmetric boolean functoions | |
KR900008024B1 (en) | Transistor-transistor logic | |
SU1501034A1 (en) | Multiple-function logical module | |
SU1396137A1 (en) | Device for computing symmetric boolean functions | |
SU1448406A1 (en) | Majority element | |
GB893624A (en) | A parallel-to-series converter for electronic computers | |
SU1179314A1 (en) | Device for calculating values of symmetric boolean functions | |
SU1277085A1 (en) | Polyfunctional logic module | |
SU1513441A1 (en) | Multiple-function logic module | |
KR940004964A (en) | Minimum value circuit | |
SU1417012A1 (en) | Four-input single-digit adder | |
SU1100618A1 (en) | Polyfunctional device | |
SU1368872A1 (en) | Multifunction logic module | |
SU1083180A1 (en) | Polyfunctional logic module | |
SU1497743A1 (en) | Fibonacci p-code counter | |
JPS6484916A (en) | Cmos output buffer | |
JPS55154832A (en) | Programmable logic circuit | |
KR960036334A (en) | Variable delay circuit | |
SU1478208A1 (en) | Device for computing symmetric boolean functions | |
SU883894A1 (en) | Multi-functional logic module |