SU1580280A1 - Apparatus for converting pulse duration to voltages - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано в системе автоматической стабилизации и при обработке частотных сигналов. Цель изобретени   вл етс  повышение точности преоразовани  . Устройство дл  преобразовани  длительности импульсов в напр жение содержит первый формирователь, источник образцового напр жени , интегратор, первый ключ и фиксатор. Введение второго формировател , источника разр дного напр жени , компаратора, второго и третьего ключей позвол ет повысить точность преобразовани  длительности импульсов в напр жении. 1 з.п. ф-лы, 2 ил.The invention relates to a measurement technique and can be used in an automatic stabilization system and in processing frequency signals. The purpose of the invention is to improve the accuracy of conversion. A device for converting a pulse duration to a voltage comprises a first driver, a source of reference voltage, an integrator, a first switch and a latch. The introduction of a second driver, a source of discharge voltage, a comparator, a second and a third switch, allows an increase in the accuracy of the conversion of the pulse duration in the voltage. 1 hp f-ly, 2 ill.

Description

Изобретение относитс  к измерительной технике и может быть использовано в системах автоматической стабилизации при обработке частотных сигналов обратных св зей дл  преобразовани  длительности импульсов в напр жение посто нного тока.The invention relates to a measurement technique and can be used in automatic stabilization systems in processing frequency feedback signals for converting a pulse duration into a DC voltage.

Целью изобретени   вл етс  повышение точности преобразовани  длительности импульсов в напр жение.The aim of the invention is to improve the accuracy of the conversion of the pulse duration into a voltage.

На фиг.1 изображена функциональна  электрическа  схема устройства; на фиг.2 - диаграммы напр жений, характеризующие работу устройства.Fig. 1 shows a functional electrical circuit of the device; Fig. 2 shows voltage diagrams characterizing the operation of the device.

Устройство содержит первый формирователь 1, второй формирователь 2, источник 3 образцового напр жени , ис точник 4 разр дного напр жени , первый 5, второй 6 и третий 7 ключи, интегратор 8, компаратор 9, фиксаторThe device contains the first driver 1, the second driver 2, the source 3 of the reference voltage, the source 4 of the discharge voltage, the first 5, the second 6 and the third 7 keys, the integrator 8, the comparator 9, the latch

10, при этом второй формирователь 2 содержит элемент И-НЕ 11 и одновибра- тор 12, выход первого формировател  1 соединен с входом второго формировател  2, первый выход которого соединен с управл ющим входом второго ключа 6, второй выход - с управл ющим входом первого ключа 5, третий выход - с управл ющим входом фиксатора 10, вход которого соединен с выходом интегратора 8 и вторым входом компаратора 9, выход которого соединен с управл ющим входом третьего ключа 7, а первый вход - с входами второго и третьго ключей 6 и 7 и выходом источника 3 образцового напр жени , выходы гервого 5, второго 6 и третьего 7 ключей соединены соответственно с первым, вторым и третьим входами интегратора 8, а вы Ь.10, while the second driver 2 contains an AND-HE element 11 and the one-oscillator 12, the output of the first driver 1 is connected to the input of the second driver 2, the first output of which is connected to the control input of the second switch 6, the second output - to the control input of the first the key 5, the third output with the control input of the latch 10, the input of which is connected to the output of the integrator 8 and the second input of the comparator 9, the output of which is connected to the control input of the third key 7, and the first input to the inputs of the second and third keys 6 and 7 and the source output 3 exemplary The aprons, the outputs of the five, second 6, and third 7 keys are connected to the first, second, and third inputs of the integrator 8, respectively, and you b.

ход источника 4 разр дного напр - жени  соединен с входом первого ключа 5, вход формировател  2  вл етс  первым его выходом и соединен с входом одновибратора 12 и первым входом элемента И-НЕ 11, выход которого  вл етс  вторым выходом второго формировател  2, а второй вход соединен с выходом одновибратора 12 и  вл етс третьим выходом второго формировател  2.the source 4 of the discharge voltage is connected to the input of the first switch 5, the input of the driver 2 is its first output and connected to the input of the one-oscillator 12 and the first input of the AND-NE element 11, the output of which is the second output of the second driver 2, and the second the input is connected to the output of the one-shot 12 and is the third output of the second driver 2.

Устройство работает следующим образом .The device works as follows.

ром 10 UBb(6 длительностью te. Напр жение с выхода интегратора 8, пропорциональное периоду Т, в соответствии с (1) записываетс  и хранитс  фиксатором 10. Выходное напр жение фиксатора 10 имеет вид (t). По отрицательному фронту сигнала U...с воrum 10 UBb (6 duration te. The voltage output from the integrator 8, proportional to the period T, according to (1) is recorded and stored by the latch 10. The output voltage of the latch 10 has the form (t). On the negative edge of the signal U ... with in

ODlvOdlv

втором формирователе 2 формируетс  запускающий импульс Us ключа 5. Длительность этого импульса равна t ™ Т - Т/2 - t0. При замыкании ключа 7 5 второй вход интегратора подключаетс  к источнику 4 разр дного напр жеthe second driver 2 generates a trigger pulse Us of key 5. The duration of this pulse is equal to t ™ T - T / 2 - t0. When the key 7 5 is closed, the second input of the integrator is connected to the source 4 bit voltage

Электрический периодический сигнал ff ни , имеющего выходное напр жение fj (, период которого измер етс , поступает на вход первого формировател  1, на выходе которого формируютс  .пр моугольные импульсы U,(t) со скважностью 0,5, изображенные на фиг.2, 20 которые далее поступают на второй формирователь 2, управл ющий работой ключей 5 и 6 и фиксатора 10. Проводимость ключей иллюстрируетс  на графиках (фиг.2) условными сигналами 25 U6 и U5 дл  ключей 6 и 5 и ивыр дл  фиксатора. Высокий уровень сигналов соответствует замкнутому положению ключей, низкий - разомкнутому. Положительным нарастающим фронтом 30 U, замыкаетс  ключ 6. При этом источ- 3 образцового напр жени  подключаUThe electric periodic signal ff does not have an output voltage fj (whose period is measured, is fed to the input of the first shaper 1, the output of which forms rectangular pulses U, (t) with a ratio of 0.5, shown in Fig. 2, 20 which then arrive at the second driver 2, which controls the operation of the keys 5 and 6 and the latch 10. The conductivity of the keys is illustrated in the graphs (Fig. 2) with conventional signals 25 U6 and U5 for keys 6 and 5 and ivy for the latch. the closed position of the keys, low - pa A positive rising edge of 30 U closes the key 6. In this case, a source of 3 reference voltages is connected

м никm nick

етс  через ключ 6 к интегратору 8. Интегратор 8 начинает интегрировать напр жение источника образцового напр жени  3 + иэт с посто нной времени С RC, где R - сопротивление между источником образцового напр жени  и суммирующей точкой интегратора, а С - эталонна  емкость в цепи обратной св зи интегратора 8. Ключ 6 в соответствии с логической работой второго формировател  2 удерживаетс  во включенном состо нии в течение времени, соответствующего половине периода Т входного периодического сигнала. При этом за врем  Т/2 напр жение на выходе интегратора 8 нарастает до значени , равногоVia key 6 to the integrator 8. The integrator 8 begins to integrate the voltage of the source of the reference voltage 3 + i with a constant time C RC, where R is the resistance between the source of the reference voltage and the integrator sum point, and C is the reference capacitance in the reverse circuit communication of the integrator 8. The key 6 in accordance with the logical operation of the second driver 2 is held in the on state for a time corresponding to half the period T of the input periodic signal. At the same time, over time T / 2, the voltage at the output of the integrator 8 increases to a value equal to

Т 1T 1

22

где U0 - напр жение в момент начала интегрировани . По отрицательному перепаду U ключ 6 размыкаетс , и процесс интегрировани  прекращаетс . Этим же фронтом U, во втором формирователе 2 формируетс  сигнал управлени  фиксато40where U0 is the voltage at the start of integration. By the negative difference U, the key 6 is opened, and the integration process is terminated. By the same front U, in the second driver 2, a control signal is formed

и и0 - иэтand i0 - iet

(1)(one)

5050

и U,and u

о. Поскольку напр жение Up и иэ имеют различные знаки, то начинаетс  разр д интегратора по закону.about. Since the voltages Up and ie have different signs, the integrator discharge starts by law.

UU

//

U +U +

Up |- Up | -

РR

2)2)

гдеWhere

R C посто нна  разр да R C is constant

интегратора.integrator.

Значение резистора R по второму входу выбираетс  из услови  Ј « Ъ. С учетом этого услови  пооцесс разр да будет продолжатьс  до тех пор, пока в действие не вступит схема ограничени  интегратора 8, состо ща  из элементов 7 и 9. Поскольку уровень ограничени  задаетс  напр - жением 11э,,то значение напр жени  U0 в (1) будет U0 U3. При поступле нии следующего импульса U, процессы 35 будут повтор тьс . С учетом равенствThe value of the resistor R at the second input is selected from the condition Ј «Ь. Given this condition, the discharge process will continue until the integrator restriction circuit 8 comes into effect, consisting of elements 7 and 9. Since the level of the restriction is given by 11e, then the voltage value U0 in (1) will be U0 U3. When the next pulse U is received, the processes 35 will repeat. In view of equalities

UU

U,U,

о - чэ выражение в видеabout - expression in the form of

(1) представл етс (1) is represented

UU

U9 - U9 5 иэ (1 - оТ)-(З)U9 - U9 5 up (1 - oT) - (W)

2t2t

Т 27T 27

Если выбрать условиеIf you choose a condition

1сг1сг

22

RC,RC,

где Тст - период частоты, значение которой стабилизируетс , то выходноеwhere Tst is the period of the frequency, the value of which is stabilized, then the output

45 напр жение U в точке стабилизации Т Т сг равно нулю и не зависит от нестабильности напр жени  иэ при Ј const. Физически данное условие означает, что изменение напр жени  на выходе интегратора 8, обусловленное нестабильностью напр жени  образ цового источника 3 U и накапливающе с  в процессе интегрировани , будет скомпенсировано изменением начальных45 the voltage U at the stabilization point T T cr is zero and does not depend on the instability of the voltage when Ј const. Physically, this condition means that the change in voltage at the output of the integrator 8, due to the instability of the voltage of the sample source 3 U and accumulating during the integration process, will be compensated by a change in the initial

ее условий интегрировани  U0 иэ так, что на точность измерени  это не ока жет вли ни . Необходимо отметить, чт и при значени х Т Тст данна  схемаits integration conditions are U0 and so that the measurement accuracy is not affected. It should be noted that at the values of T Tst data scheme

UU

и U,and u

о. Поскольку напр жение Up и иэ имеют различные знаки, то начинаетс  разр д интегратора по закону.about. Since the voltages Up and ie have different signs, the integrator discharge starts by law.

U +U +

Up |- Up | -

РR

2)2)

гдеWhere

R C посто нна  разр да R C is constant

интегратора.integrator.

Значение резистора R по второму входу выбираетс  из услови  Ј « Ъ. С учетом этого услови  пооцесс разр да будет продолжатьс  до тех пор, пока в действие не вступит схема ограничени  интегратора 8, состо ща  из элементов 7 и 9. Поскольку уровень ограничени  задаетс  напр - жением 11э,,то значение напр жени  U0 в (1) будет U0 U3. При поступлении следующего импульса U, процессы будут повтор тьс . С учетом равенстваThe value of the resistor R at the second input is selected from the condition Ј «Ь. Given this condition, the discharge process will continue until the integrator restriction circuit 8 comes into effect, consisting of elements 7 and 9. Since the level of the restriction is given by 11e, then the voltage value U0 in (1) will be U0 U3. When the next pulse U is received, the processes will repeat. With regard to equality

UU

U,U,

о - чэ выражение в видеabout - expression in the form of

(1) представл етс (1) is represented

UU

U9 - U9 5 иэ (1 - оТ)-(З)U9 - U9 5 up (1 - oT) - (W)

2t2t

Т 27T 27

Если выбрать условиеIf you choose a condition

1сг1сг

22

RC,RC,

где Тст - период частоты, значение которой стабилизируетс , то выходноеwhere Tst is the period of the frequency, the value of which is stabilized, then the output

напр жение U в точке стабилизации Т Т сг равно нулю и не зависит от нестабильности напр жени  иэ при Ј const. Физически данное условие означает, что изменение напр жени  на выходе интегратора 8, обусловленное нестабильностью напр жени  образцового источника 3 U и накапливающеес  в процессе интегрировани , будет скомпенсировано изменением начальныхthe voltage U at the point of stabilization T T cr is zero and does not depend on the instability of the voltage when Ј const. Physically, this condition means that the change in voltage at the output of the integrator 8, due to the instability of the voltage of an exemplary 3 U source and accumulated during the integration process, will be compensated by a change in the initial

условий интегрировани  U0 иэ так, что на точность измерени  это не окажет вли ни . Необходимо отметить, что и при значени х Т Тст данна  схемаintegration conditions U0 and so that it will not affect the measurement accuracy. It should be noted that with the values of T TST this scheme

5158028051580280

чем известные, посAU9 от образцовоени  иэ вызовет than known, posAU9 from exemplary ie will cause

пе ниne

л щ им с и к л с дl y them with and to l with d

йи - иэ(1- )-(и9 )(ь|г) --AVI- &yi - ye (1-) - (i9) (s | g) --AVI- &

Однако, учитыва , что в системах стабилизации 0,9 Т ст 6 Т Ј 1,1 Тот However, taking into account that in stabilization systems 0.9 T st 6 T Тот 1.1 Toth

Т то величина (I - т ) Ј |0, if , т.е.T then the value (I - t) Ј | 0, if, i.e.

.i ди§/,.i di§ /,

что на пор док вьше, чем в известных системах.which is much better than in known systems.

Устройство прецизионного ограничени  действует при положительных напр жени х интегратора и работает следующим образом.The precision limiting device operates at positive voltages of the integrator and operates as follows.

При отрицательном напр жении на вы выходе интегратора 8 компаратор 9 находитс  в первом устойчивом состо нии и имеет на выходе нулевое напр жение , ключ 7 при этом разомкнут и не оказывает вли ни  на работу интегратора 8. Если на выходе интегратора 8 напр жение положительной пол рности, но по величине меньше Кэ, компаратор 9 по-прежнему находитс  в первом устойчивом положении, ключ 7 разомкнут и схема ограничени  не вли ет на работу интегратора 8. Как только положительное выходное напр жение интегратора 8 превысит задающее напр жение схемы ограничени  U компаратор 9 переключитс  во второе устойчивое состо ние с положительным выходным напр жением и этим замкнет ключ 7, который в свою очередь подключит третий вход интегратора 8 к источнику напр жени  (по схеме к U), который заставл ет интегрировать интегратор 8 в противоположную сторону , поскольку напр жени  U9 и Up имеют разные знаки. Необходимым условием работы данной схемы  вл етс  Ъ , где R - входное сопротивление по третьему входу. Уменьшение напр жени  на выходе интегратора 8 приведет к переключению компаратора 9 в первое устойчивое положение, отключению ключа 7, Под действием напр жени  - Up интегратор 8 будет . стремитьс  увеличить положительное напр жение на выходе, однако при этомWhen the output voltage of the integrator 8 is negative, the comparator 9 is in the first steady state and has a zero voltage output, the key 7 is open and does not affect the operation of the integrator 8. If the output of the integrator 8 is positive polarity but less than Ke, the comparator 9 is still in the first stable position, the key 7 is open and the limiting circuit does not affect the operation of the integrator 8. As soon as the positive output voltage of the integrator 8 exceeds the reference voltage of the circuits the U limits, the comparator 9 switches to the second steady state with a positive output voltage and this will close the key 7, which in turn connects the third input of the integrator 8 to the voltage source (according to the U circuit), which causes the integrator 8 to integrate in the opposite direction Since the voltages U9 and Up have different signs. A prerequisite for the operation of this circuit is b, where R is the input impedance at the third input. Reducing the voltage at the output of the integrator 8 will lead to switching the comparator 9 to the first stable position, disabling the key 7, Under the action of voltage - Up the integrator 8 will be. tend to increase the positive output voltage, however

VV

U,, что приведет к очередномуU ,, that will lead to the next

переключению компаратора 9 и включению ключа 7,switching comparator 9 and turning on key 7,

Таким образом, устройство позвол ет с высокой степенью точности осуществить преобразование длительности импульсов в напр жение, обладает высокой стабильностью и может быть использовано в системах автоматического управлени  дл  обработки сигналов обратных св зей с первичным представлением информации в виде периодического сигнала.Thus, the device allows to convert pulse duration into voltage with a high degree of accuracy, is highly stable and can be used in automatic control systems for processing feedback signals with a primary presentation of information as a periodic signal.

Ф оF o

рмула изобретени  1. Устройство дл  преобразовани  длительности импульсов в напр жение, содержащее первый формирователь; источник образцового напр жени , интегратор , первый ключ и фиксатор, вход которого соединен с выходом интегратора , первый вход которого соединен с выходом первого ключа, вход которого соединен с выходом источника образцового напр жени , отличающеес  тем, что, с целью повышени  точности преобразовани , в него введены второй преобразователь, источник разр дного напр жени , второй и третий ключи и компаратор, выход которого соединен с управл ющим входом третьего ключа, вход которого соединен с первым входом компаратора,Scope of the Invention 1. An apparatus for converting a pulse width to a voltage comprising a first driver; the source of the reference voltage, the integrator, the first key and the latch, whose input is connected to the output of the integrator, the first input of which is connected to the output of the first key, the input of which is connected to the output of the source of the reference voltage, characterized in that, in order to improve the accuracy of the conversion, it introduced a second converter, a source of discharge voltage, a second and a third key, and a comparator, the output of which is connected to the control input of the third key, whose input is connected to the first input of the comparator,

выходом источника разр дного напр жени  и входом второго ключа, управл ющий вход которого соединен с первым выходом второго формировател , а выход - с вторым входом интегратора , третий вход которого соединен с выходом третьего ключа, а выход - с вторым входом компаратора, выход первого формировател  соединен с входом второго формировател , второй выходthe output source of the discharge voltage and the input of the second key, the control input of which is connected to the first output of the second driver, and the output to the second input of the integrator, the third input of which is connected to the output of the third key, and the output of the second input of the comparator connected to the input of the second driver, the second output

которого соединен с управл ющим входом первого ключа, а третий выход - с управл ющим входом фиксатора.which is connected to the control input of the first key, and the third output - to the control input of the latch.

2. Устройство по п.1, о т л и - чающеес  тем, что второй2. The device according to claim 1, about tl and - the fact that the second

формирователь содержит элемент И-НЕ и одновибратор, вход которого  вл етс  входом и первым выходом второго формировател  и соединен с первым входом элемента И-НЕ, выход которогоthe driver contains an AND-NOT element and a one-shot, the input of which is the input and the first output of the second driver and is connected to the first input of the AND-NOT element whose output

 вл етс  вторым выходом второго формировател , а вход - третьим выходом второго формировател  и соединен с вторым входом элемента И-НЕ и выходом одновибратора.is the second output of the second driver, and the input is the third output of the second driver and is connected to the second input of the NAND element and the output of the one-shot.

Claims (2)

Формула изобретенияClaim 1. Устройство для преобразования длительности импульсов в напряжение, содержащее первый формирователь^-, ис-1. A device for converting the duration of the pulses into voltage, containing the first driver ^- , ^- 20 точник образцового напряжения, интегратор, первый ключ и фиксатор, вход которого соединен с выходом интегратора, первый вход которого соединен с выходом первого ключа, вход которо25 го соединен с выходом источника образцового напряжения, о т л и ч а ющ е е с я тем, что, с целью повышения точности преобразования, в него введены второй преобразователь, ис30 точник разрядного напряжения, второй и третий ключи и компаратор, выход которого соединен с управляющим входом третьего ключа, вход которого соединен с первым входом компаратора, 35 выходом источника разрядного напряжения и входом второго ключа, управляющий вход которого соединен с первым выходом второго формирователя, а выход - с вторым входом интеграто40 ра, третий вход которого соединен с выходом третьего ключа, а выход - с вторым входом компаратора, выход первого формирователя соединен с входом второго формирователя, второй выход 45 которого соединен с управляющим входом первого ключа, а третий выход с управляющим входом фиксатора.20 reference voltage point, integrator, first switch and latch, the input of which is connected to the output of the integrator, the first input of which is connected to the output of the first switch, the input of which is connected to the output of the reference voltage source, which is related to that, in order to increase the conversion accuracy, a second converter, a discharge voltage source, second and third switches and a comparator are inserted into it, the output of which is connected to the control input of the third key, the input of which is connected to the first input of the comparator, 35 output and the source of the discharge voltage and the input of the second key, the control input of which is connected to the first output of the second driver, and the output to the second input of the integrator, the third input of which is connected to the output of the third key, and the output to the second input of the comparator, the output of the first driver is connected to the input the second driver, the second output 45 of which is connected to the control input of the first key, and the third output with the control input of the latch. 2. Устройство по п.1, о т л и чающееся тем, что второй2. The device according to claim 1, about t l and the fact that the second 50 формирователь содержит элемент И-НЕ и одновибратор, вход которого является входом и первым выходом второго формирователя и соединен с первым входом элемента И-НЕ, выход которого 55 является вторым выходом второго формирователя, а вход - третьим еыходом второго формирователя и соединен с вторым входом элемента И-НЕ и выходом одновибратора.50, the driver comprises an AND-NOT element and a single-shot, the input of which is the input and the first output of the second driver and connected to the first input of the AND-NOT element, whose output 55 is the second output of the second driver, and the input is the third output of the second driver and connected to the second input element AND NOT and single-output. Фиг.2.Figure 2.