SU1566457A1

SU1566457A1 - Амплитудный модул тор

Info

Publication number: SU1566457A1
Application number: SU874301895A
Authority: SU
Inventors: Ренат Рафгатович Урманчеев; Олег Исаакович Миндлин; Алексей Васильевич Федорохин
Original assignee: Предприятие П/Я Г-4421
Priority date: 1987-09-07
Filing date: 1987-09-07
Publication date: 1990-05-23

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - уменьшение нелинейных искажений. Амплитудный модул тор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, счетчик 3 адресов, блок 4 посто нного запоминани , цифроаналоговые преобразователи (ЦАП) 5, 14, сумматор 6, управл емый аттенюатор 7, ответвитель 8 мощности, детектор 9 огибающей, усилитель 10, триггер 11, счетчик 12 коррекции, блок 13 оперативного запоминани , компаратор 15, инвертор 16 и элементы И 17,18. Цель достигаетс за счет повышени точности коррекции модулирующего сигнала, котора определ етс величиной младшего разр да ЦАП 14. 1 ил.

Description

Изобретение относится к радиотехнике и связи, измерительной технике и может быть использовано для формирования модулированных по амплитуде сигналов в системах передачи информации различного назначения.

Цель изобретения — уменьшение нелинейных искажений.

На чертеже представлена структурная электрическая схема амплитудного модулятора.

Амплитудный модулятор содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, счетЧик 3 адресов, блок 4 постоянного запоминания, первый цифроаналоговый преобразователь (ЦАП) 5, сумматор 6, управляемый аттенюатор 7, ответвитель мощности 8, детектор 9 огибающей, усилитель 10, триггер 11, счетчик коррекции, блок 13 оперативного запоминания, второй ЦАП 14, компаратор 15, инвертор 16, первый 17 и второй 18 элементы И,

Амплитудный модулятор работает следующим образом.

По сигналу запуска на первом входе триггера 11 производится установка начального состояния счетчика 3 адресов, счетчика 12 коррекции и начинается формирование сдвинутых во времени импульсов распределителем 2, вход которого подключен к генератору 1 тактовых импульсов. Последовательностью адресов с выхода счетчика 3 адресов производится опрос блока 4, в котором записаны последовательности кодовых состояний модулирующего сигнала. С выхода первого ЦАП 5 ступенчато изменяемый модулирующий сигнал через сумматор 6 поступает на модулирующий вход управляемого аттенюатора 7 и далее на ответвитель 8 мощности. Огибающая амплитудно~модулированного сигнала с выхода детектора 9 огибающей через усилитель 10 поступает на вход компаратора 15. и сравнивается с сигналом с выхода первого ЦАП 5, Сигнал рассогласования с выхода компаратора 15 через инвертор 16 и элементы И 17, 18 поступает на входы суммирования и вычитания счетчика 12 коррекции, выполненного в виде реверсивного счетчика, i I

С выхода счетчика 12 коррекции код коррекции записывается в блок .· Считывание кода коррекции из блока 13 производится по адресным сигналам с выхода счетчика 3 адресов, и после преобразования во втором ЦАП 14 аналоговый сигнал коррекции поступает на второй вход сумматора 6, В этом случае точность коррекции модулирующего сигнала определяется величиной младшего разряда второго ЦАП 14, что позволяет снизить нелинейные искажения амплитудного модулятора.

Claims

Формула изобретения

Амплитудный модулятор, содержащий последовательно соединенные управляемый аттенюатор, ответвитель мощности, детектор огибающей, усилитель и компаратор, при этом второй выход ответвителя мощности является выходом амплитудного модулятора, а высокочастотный вход управляемого аттенюатора является входом несущей частоты, отличающийся тем, что, с целью уменьшения нелинейных искажений, введены последовательно соединенные генератор тактовых импульсов, распределитель импульсов, счетчик адресов, блок постоянного запоминания, первый цифроаналоговый преобразователь и сумматор, последовательно соединенные счетчик коррекции, блок оперативного запоминания и второй цифроаналоговый преобразователь, последовательно соединенные инвертор и первый элемент И, второй элемент И, триггер, при этом первый вход триггера является входом запуска амплитудного модулятора, выход переполнения счетчика адресов подключен к второму входу триггера, выход которого подключен к установочным входам распределителя импульсов, счетчика адресов и счетчика коррекции, входы вычитания и суммирования, которого подключены соответственно к выходам первого и второго элементов И, второй выход распределителя импульсов подключен к входу синхронизации счетчика коррекции, установочный вход которого подключен к выходу блока оперативного запоминания, третий выход распределителя импульсов подключен к управляющему входу блока оперативного запоминания, адресный вход которого подключен к выходу счетчика ядресов, четвертый выход распределителя импульсов подключен к второму входу первого элемента И и первому входу второго элемента И, выход первого цифроаналогового преобразователя подключен к второму входу компаратора, выход которого подключен к входу инвертора и второму входу второго элемента И, выход второго цифроаналогового преобразователя подключен к второму входу сумматора, выход кото рого подключен к модулирующему входу, управляемого аттенюатора.