SU1555809A1 - Digital frequency detector - Google Patents

Abstract

Изобретение относитс  к телевизионной технике. Цель изобретени  - расширение линейной зоны демодул ционной х-ки. Цифровой частотный детектор содержит эл-ты 1 и 2 задержки, сумматор 3, квадратор 4, фильтры 5 и 6 нижних частот, делитель 7 и умножитель 8. Входной частотно-модулированный сигнал поступает на сумматор 3 непосредственно и через последовательно соединенные эл-ты 1 и 2 задержки. Сигнал, полученный на выходе эл-та 1 задержки, поступает на квадратор 4 и умножитель 8, где перемножаетс  с результатом, полученным в сумматоре 3. Сигналы с выходов умножител  8 и квадратора 4 поступает через фильтры 5 и 6 соответственно на делитель 7, где в результате делени  этих сигналов получают сигнал, описывающий демодул ционную х-ку цифрового частотного детектора. 2 ил.The invention relates to television technology. The purpose of the invention is to expand the linear zone of the x-ki demodulation. The digital frequency detector contains 1 and 2 delays, an adder 3, a quad 4, low-pass filters 5 and 6, a divider 7 and a multiplier 8. The input frequency-modulated signal goes to the adder 3 directly and through series-connected elec 1 2 delays. The signal received at the output of delay 1 el is fed to quad 4 and multiplier 8, where it is multiplied with the result obtained in adder 3. Signals from the outputs of multiplier 8 and quad 4 are fed through filters 5 and 6, respectively, to divisor 7, where the result of dividing these signals is a signal describing the demodulation x-ku of the digital frequency detector. 2 Il.

Description

Фиг.11

Изобретение относитс  к телевизионной технике, предназначено дл  демодул ции частотно-модулированных колебаний, поступающих на вход в виде дискретных во времени квантованных выборок, и может быть использовано в качестве частотного детектора в цифровых устройствах обработки частотно- модулированных сигналов, в частности частотно-модулированных сигналов цветности телевизионной системы секам или в цифровых видеомагнитофонах.The invention relates to television technology, is intended to demodulate frequency-modulated oscillations arriving at the input in the form of time-discrete quantized samples, and can be used as a frequency detector in digital devices for processing frequency-modulated signals, in particular frequency-modulated chrominance signals. TV system or digital video recorders.

Цель изобретени  - расширение линейной зоны демодул ционной характе- ристики.The purpose of the invention is to expand the linear zone of the demodulation characteristics.

На фиг. 1 представлена структурна  электрическа  схема цифрового частотного детектора; на фиг. 2 - де- модул ционна  характеристика детек- тора.FIG. Figure 1 shows a structural electrical circuit of a digital frequency detector; in fig. 2 - demodulation characteristic of the detector.

Цифровой частотный детектор содержит первый 1 и второй 2 элементы задержки , сумматор 3, квадратор 4, первый 5 и второй 6 фильтры нижних час- тот, делитель 7   умножитель 8.The digital frequency detector contains the first 1 and second 2 delay elements, adder 3, quad 4, first 5 and second 6 lower frequency filters, divider 7 multiplier 8.

Входной частотно-модулированный сигнал поступает на вход первого элемента 1 задержки и второй вход сумматора 3. С выхода первого элемента 1 задержки сигнал поступает одновременно на вход квадратора 4, второй вход умножител  8 и через второй элемент 2 задержки на первый вход сумматора 3.The input frequency-modulated signal is fed to the input of the first delay element 1 and the second input of the adder 3. From the output of the first delay element 1, the signal simultaneously arrives at the input of the quadrant 4, the second input of the multiplier 8 and through the second delay element 2 to the first input of the adder 3.

Сигнал с выхода сумматора 3 поступает на первый вход умножител  8. Выходные сигналы квадратора 4 и умножител  8 соответственно через первый 5 и второй 6 фильтры нижних частот поступают на первый и второй входы делител  7, выходной сигнал которого поступает на выход цифрового частотного детектора.The signal from the output of the adder 3 is fed to the first input of the multiplier 8. The output signals of the quadrant 4 and multiplier 8, respectively, through the first 5 and second 6 low-pass filters arrive at the first and second inputs of the divider 7, the output of which is fed to the output of the digital frequency detector.

Цифровой частотный детектор рабо- тает следующим образом.The digital frequency detector operates as follows.

Наличие двух элементов на один такт тактовой частоты цифрового частотного детектора позвол ет получить одновременно три сигнала, которые описываютс  выражени ми:The presence of two elements per clock cycle of a digital frequency detector allows you to simultaneously receive three signals, which are described by the expressions:

1}„1 - сигнал на выходе первого1} „1 - signal at the output of the first

элемента 1 задержки; 11д2 - сигнал на выходе второгоdelay element 1; 11d2 - signal at the output of the second

элемента 2 задержки; R - амплитуда входного частотно-модулированного сигнала.delay element 2; R is the amplitude of the input frequency-modulated signal.

Сигналы (ЗА и 3В) суммируютс  в сумматоре 3, на выходе которого сигнал может быть описан выражениемThe signals (FOR and 3B) are summed in adder 3, at the output of which the signal can be described by the expression

и ы«С1}м 2Rcos(Ot coscot . (2)and s "C1} m 2Rcos (Ot coscot. (2)

Сигнал (ЗБ) поступает одновременно на вход квадратора 4, на выходе которого сигнал принимает видThe signal (BZ) is fed simultaneously to the input of the Quad 4, at the output of which the signal takes the form

RR

1one

RR

+ - cos2wt, (3) + - cos2wt, (3)

и на второй вход умножител  8, в котором он перемножаетс  на сигнал (2), и на его выходе сигнал принимает видand to the second input of the multiplier 8, in which it is multiplied by the signal (2), and at its output the signal takes the form

UeblX ЈМН 2R COSGtf UeblX ЈMN 2R COSGtf

R cos6DЈ + R 2cos6}t cos2 at.(4) R cos6DЈ + R 2cos6} t cos2 at. (4)

Сигналы (4) и (З), проход  соответственно через первый 5 и второй 6 фильтры нижних частот, амплитудно- частотные характеристики которых выбраны таким образом, чтобы подавить сигналы двойной 2й частоты, принимают видSignals (4) and (G), pass, respectively, through the first 5 and second 6 low-pass filters, whose amplitude-frequency characteristics are chosen so as to suppress the signals of the double 2nd frequency, take the form

,2, 2

А) 2 A) 2

в ИвихфнЧ Г Rcoscot .in Ivyhfnch G. Rcoscot.

(5)(five)

Сигналы (7А и 7Б) поступают соответственно на второй и первый входы делител  7, в котором происходит деление этих сигналовThe signals (7A and 7B) are received respectively at the second and first inputs of the divider 7, in which the division of these signals occurs.

Uf Uf

W 4.f - уJ6blX фНЧ 1 „,,,„ на, ------ : 2cOS&X (6)W 4.f - iJ6blX fnc 1 „,,,„ on, ------: 2cOS & X (6)

ВЫХ .EXIT

Сигнал (6) описывает демодул цион- ную характеристику цифрового частотного детектора (фиг. 2). Его можно преобразовать, подставив значени  и)Signal (6) describes the demodulation characteristic of a digital frequency detector (Fig. 2). It can be converted by substituting values and)

UBx Rcosc3(t +Ј);UBx Rcosc3 (t +);

UU

33

Rcoscot;Rcoscot;

U RcostoCt -С);U RcostoCt -C);

(1)(one)

где Ј -- - период тактовой частоты; гwhere Ј - is the period of the clock frequency; g

Uex входной сигнал цифрового частотного детектора;Uex input signal of a digital frequency detector;

FF

.J 2cos2 « - (7).J 2cos2 "- (7)

Форму -л а изобретени Form of the invention

99

Цифровой частотный детектор, содержащий последовательно соединенные первый элемент задержки, вход которого  вл етс  входом цифрового частотного детектора, второй Ълемент задержки , сумматор, умножитель, первый фильтр нижних частот и делитель, выход которого  вл етс  выходом цифрового частотного детектора, а также последовательно соединенные квадратор и второй фильтр нижних частот, выход которого соединен с вторым входом QA digital frequency detector comprising a serially connected first delay element whose input is an input of a digital frequency detector, a second delay element, an adder, a multiplier, a first low-pass filter and a divider whose output is an output of a digital frequency detector, as well as series-connected quad the second low pass filter, the output of which is connected to the second input Q

MSw.u.dMSw.u.d

t - - - - - Lt - - - - - L

делител , причем второй вход сумматора соединен с входом первого элемен- та задержки, выход которого соединен с входом квадратора, отличающийс  тем, что, с целью расширени  линейной зоны демодул ционной характеристики, второй вход умножител  соединен с выходом первого элемента задержки.a divider, the second input of the adder is connected to the input of the first delay element, the output of which is connected to the quad input, characterized in that, in order to expand the linear zone of the demodulation characteristic, the second multiplier input is connected to the output of the first delay element.

Фиг.11

Claims (1)

Формула изобретенияClaim Цифровой частотный детектор, содер жащий последовательно соединенные первый элемент задержки, вход которо1555809 го является входом цифрового частотного детектора, второй*элемент задержки, сумматор, умножитель, первый '' фильтр нижних частот и делитель, выход которого является выходом цифрового частотного детектора, а также последовательно соединенные квадратор и второй фильтр нижних частот, выход которого соединен с вторым входом делителя, причем второй вход суммато· ра соединен с входом первого элемента задержки, выход которого соединен с входом квадратора, отличающ и й с я тем, что, с целью расширения линейной зоны демодуляционной характеристики, второй вход умножителя соединен с выходом первого эле10 мента задержки.A digital frequency detector containing in series connected the first delay element, the input of which is the input of the digital frequency detector, the second * delay element, adder, multiplier, the first low-pass filter and divider, the output of which is the output of the digital frequency detector, and also in series connected quadrator and a second low-pass filter, the output of which is connected to the second input of the divider, and the second input of the adder is connected to the input of the first delay element, the output of which is connected with an input squarer, and featuring a d I that, in order to increase the linear demodulation characteristics zone, the second input of the multiplier is connected to the output of the first delay ele10 ment.