SU1552391A1 - Reference voltage shapaer for demodulator of phase-manipulated signals - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение помехозащищенности. Формирователь содержит умножитель 1 частоты, узкополосный фильтр 2, делитель 3 частоты, фазовращатель 4, манипул тор 5 фазы, линию задержки 6, фазовые детекторы 7 и 10, пороговый блок 8 и триггер 9. Цель достигаетс  введением блока коррекции 11 фазы, усилител -ограничител  12, эл-тов И 13 и 14 и инвертора 15, с помощью которых устран етс  медленный уход фазы опорного напр жени  и определ етс  начальна  фаза прин того сигнала. 2 ил.The invention relates to telecommunications. The purpose of the invention is to improve the noise immunity. The driver contains a frequency multiplier 1, a narrowband filter 2, a frequency divider 3, a phase shifter 4, a phase keyer 5, a delay line 6, phase detectors 7 and 10, a threshold unit 8, and a trigger 9. The goal is achieved by introducing a phase correction unit 11, a limiting amplifier 12, And 13 and 14 elements and an inverter 15, by which the slow departure of the phase of the reference voltage is avoided and the initial phase of the received signal is determined. 2 Il.

Description

pw.1pw.1

Изобретение относитс  к электросв зи и может найти применение в системах передачи данных.The invention relates to telecommunications and may find application in data transmission systems.

Цель изобретени  - повышение поме- хозащищенности.The purpose of the invention is to increase immunity.

На фиг. 1 изображена структурно- электрическа  схема формировател ; на фиг. 2 - эпюры напр жений, по сн ющие его работу.FIG. Figure 1 shows the structural and electrical diagram of the former; in fig. 2 - stress diagrams for his work.

Формирователь содержит умножитель 1 частоты, узкополосный фильтр 2, делитель 3 частоты, фазовращатель 4, манипул тор 5 фазы, линию 6 задержки , первый фазовый детектор 7, поро- говый блок 8, триггер 9, второй фазовый детектор 10, блок 11 коррекции фазы, усилитель-ограничитель 12, первый элемент И 13, второй элемент И 14 и инвертор 15, причем блок 11 кор- рекции фазы содержит усилитель-ограничитель 16, дифференцирующий элемент 17, элемент 18 задержки, элемент И 19, элемент ИЛИ 20, инвертор 21, сдвигающий регистр 22, дешифратор 23 и формирователь 24 импульсов.The shaper contains a frequency multiplier 1, a narrow-band filter 2, a frequency divider 3, a phase shifter 4, a phase keyer 5, a delay line 6, a first phase detector 7, a threshold unit 8, a trigger 9, a second phase detector 10, a phase correction unit 11, the amplifier-limiter 12, the first element And 13, the second element And 14 and the inverter 15, and the phase correction unit 11 contains the amplifier-limiter 16, the differentiating element 17, the delay element 18, the element 19, the element OR 20, the inverter 21, the shift register 22, the decoder 23 and the driver 24 pulses.

Формирователь работает следующем образом.Shaper works as follows.

Пусть на вход формировател  поступают сигналы однократной фазовой ма- нипул ции вида (фиг.2а)Let the signals of a single phase manipulation of the form enter the shaper input (Fig. 2a).

S;(t)umcos(u0t+q 0 + у),S; (t) umcos (u0t + q 0 + y),

где Um, С0„ - точно изаестные в пункте приема амплитуда и частота сигнала; tfo - начальна  фаза сигнала,where Um, С0 „- exactly the amplitude and frequency of the signal at the receiving point; tfo is the initial phase of the signal

i 1,2 - случайный информационный параметр сигнала.i 1,2 - random information parameter of the signal.

Эти сигналы поступают на вход умножител  1 частоты, где в процессе уд воени  частоты устран етс  манипул ци  фазы сигнала, далее в узкополосном фильтре 2 ослабл етс  вли ние помех . При помощи делител  3 частоты и фазовращател  4 формируетс  опорное колебание вида (фиг.2ж)These signals are fed to the input of frequency multiplier 1, where the phase of the signal is eliminated during the frequency wiping process, then the effect of interference is attenuated in narrowband filter 2. With the help of the divider 3 frequency and the phase shifter 4, a reference oscillation of the type is formed (Fig. 2g)

Son (t) U cos(cOet), которое поступает на входы первого фазового детектора 7 (на первый непосредственно , а на второй через линию 6 задержки).Son (t) U cos (cOet), which is fed to the inputs of the first phase detector 7 (to the first one directly, and to the second through the delay line 6).

До по влени  скачка фазы опорного напр жени  разность фаз напр жений на выходах первого фазового детектора 7 посто нна и определ етс  временем задержки линии 6 задержки. В мо- . Prior to the occurrence of a jump in the phase of the reference voltage, the phase difference of the voltages at the outputs of the first phase detector 7 is constant and is determined by the delay time of the delay line 6. In my

ЮYU

15 20 2515 20 25

30 thirty

3535

4040

4545

5050

5555

мент по влени  скачка Фаты разность фаз напр жении на входах первого фазового детектора 7 также измен етс  скачком. При этом срабатывает пороговый блок 8, триггер 9 опрокидываетс  в другое состо ние и заставл ет манипул тор 5 фазы изменить фазу опорного напр жени  на 180 .The phenomenon of the appearance of the Fata jump, the phase difference of the voltage at the inputs of the first phase detector 7 also changes abruptly. This triggers the threshold unit 8, the trigger 9 overturns into another state and causes the phase manipulator 5 to change the phase of the reference voltage by 180.

Таким образом, эта часть схемы формировател  устран ет быстрые изменени  фазы опорного колебани . Однако она не может устранить медленньш уход фазы опорного напр жени  и не определ ет начальную фазу прин того сигнала . Эти задачи решает блок 11 коррел ции фазы совместно с первым и вторым элементами И 13 и 14, инвертором 15 и усилителем-ограничителем 12.Thus, this part of the driver circuit eliminates rapid changes in the phase of the reference oscillation. However, it cannot eliminate the slow departure of the phase of the reference voltage and does not determine the initial phase of the received signal. These tasks are solved by the phase correlation unit 11 together with the first and second elements 13 and 14, the inverter 15 and the amplifier-limiter 12.

Входна  информационна  комбинаци  поступает на вход усилител -ограничител  16, в котором происходит формирование положительных импульсов длительности 0,5ТС- Тс (фиг.2б). Импульсы длительностью 0,ЬТС формируютс  при положительной полуволне входного напр жени  и отсутствии скачков фазы. Сформированна  в усилителе-ограничителе 16 последовательность поступает на первый вход элемента И 19The input information combination is fed to the input of the amplifier-limiter 16, in which the formation of positive pulses of duration 0.5 TC-Tc (Fig. 2b). Pulses with a duration of 0, ЬТС are formed with a positive input wave half-wave and no phase jumps. Formed in the limiter 16, the sequence is fed to the first input of the element And 19

и дифференцирующий элемент 17, который выдел ет передние фронты импульсов (фиг.2в). Далее короткие импульсы через элемент 18 задержки (фиг.2г) поступают на второй вход элемента И 19. Элемент 18 задержки осуществл ет задержку входной последовательности импульсов на 3/4ТС (фиг. 2г).and differentiating element 17, which separates the leading edges of the pulses (Figure 2b). Next, short pulses through the delay element 18 (Fig. 2d) arrive at the second input of the And 19 element. The delay element 18 delays the input sequence of pulses by 3 / 4TC (Fig. 2d).

Таким образом, сигнал на выходе элемента И 19 по вл етс  тогда, когда длительность импульса с выхода усилител -ограничител  16 больше или равна 3/4ТС, что соответствует моменту смены фазы в положительной полуволне информационного сигнала (фиг.2д). Сигнал с выхода элемента И 19 поступает на вход сдвигающего регистра 22 и записываетс  в него. Емкость ре- i гистра рассчитана на длину кодовойThus, the signal at the output of the element And 19 appears when the pulse duration from the output of the amplifier-limiter 16 is greater than or equal to 3/4TC, which corresponds to the time of the phase change in the positive half-wave of the information signal (fig.2d). The signal from the output of the AND element 19 is fed to the input of the shift register 22 and is written to it. The capacity of the register is calculated for the length of the code

комбинации, определ ющей начало приема . С выхода сдвигающего регистра 22 сигналы в параплельном коде выдел ютс  в дешифратор 23, который из всех возможных комбинаций символов выбирает заданную комбинацию. Сигнал о приеме начальной комбинации (фиг.2е) поступает в формирователь 24 импульсов , где он задерживаетс  на 1/4ТГ иcombinations that determine the beginning of the reception. From the output of the shift register 22, the signals in the paraple code are allocated to the decoder 23, which selects the given combination from all possible combinations of symbols. The reception signal of the initial combination (Fig. 2e) is fed to the pulse shaper 24, where it is delayed by 1 / 4TG and

преобразуетс  к виду, достаточному дл  нормального срабатывани  первого и второго элементов И 13 и 14, на первые входы которых он поступает. На вторые входы этих элементов подаетс  напр жение с выхода усилител -ограничител  12. Схема выполнена таким образом , что при совпадении 1 импульса с выхода усилител -ограничител  12 (фиг.2з) с импульсом с выхода формировател  24 импульсов сигнал с выхода первого элемента И 13 (фиг.2и) поступает на третий вход триггера 9 и устанавливает его в нулевое состо ние (фиг. 2к). Если же совпадение произошло в момент нулевого напр жени  с выхода усилител -ограничител  12, то сигнал с выхода второго элеменconverted to a form sufficient for the normal operation of the first and second elements And 13 and 14, to the first inputs of which it enters. The second inputs of these elements are supplied with voltage from the output of amplifier-limiter 12. The circuit is designed so that when 1 pulse coincides with the output of amplifier-limiter 12 (Fig. 2h) with the pulse from the output of the imager 24 pulses, the signal from the output of the first element And 13 (Fig. 2i) goes to the third input of the trigger 9 and sets it to the zero state (Fig. 2k). If the coincidence occurred at the time of zero voltage from the output of the amplifier-limiter 12, then the signal from the output of the second element

сигнаггов, содержащий последовательно соединенные умножитель частоты, уч- кополосный фильтр, делитель частоты фазовращатель, первьй фазовый детектор , пороговый блок, триггер, манипул тор фазы и второй фазовый детектор, причем выход фазовращател  через линию задержки подключен к второму входу первого фазового детектора, вход умножител  частоты соединен с вторым входом второго фазового детектора и  вл етс  входом формировател , выходом которого  вл етс  выход второго 15 фазового детектора, отличающий- с   тем, что, с целью повышени  помехозащищенности, введены последовательно соединенные блок коррекции фазы и первый элемент И, после25Signagg, containing serially connected frequency multiplier, UCP filter, frequency divider Phaser, first phase detector, threshold unit, trigger, phase switch and second phase detector, the output of the phase shifter through the delay line connected to the second input of the first phase detector, input multiplier frequency is connected to the second input of the second phase detector and is the input of the generator, the output of which is the output of the second 15 phase detector, characterized in that, in order to increase the resistance, introduced in series United phase correction unit and the first element And, after 25

та И 14 поступает на второй вход триг-20 Довательно соединенные усилитель-огра- гера 9 и устанавливает его в единич- |шчитель, инвертор и второй элемент И,This AND 14 arrives at the second input of the Trig-20 Consecutively connected amplifier-ragger 9 and installs it into the unit, the inverter and the second element, And

второй вход и выход которого соединен соответственно с выходом блока коррекции фазы и вторым входом триггера , третий вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом усилител -ограничител , вход которого соединен с выходом фазовращател , вход умножител  частоты соединен с входом блока коррекции, а выход линии задержки подключен к второму входу манипул тора фазы.the second input and output of which is connected respectively to the output of the phase correction unit and the second input of the trigger, the third input of which is connected to the output of the first element And, the second input of which is connected to the output of the amplifier-limiter, the input of which is connected to the output of the phase shifter, the input of the frequency multiplier is connected to the input the correction unit, and the output of the delay line is connected to the second input of the phase manipulator.

ное состо ние. Таким образом задаетс  начальна  установка триггера 9 и определ етс  начальна  фаза дл  манипул тора 5 фазы (фиг.2л).В соответствии с фазой опорного напр жени , поступающего на первьй вход второго фазового детектора 10 с выхода манипул тора 5 фазы, происходит восстановление исходной информационной последо- 30 вательности двоичных сигналов (фиг.2м).condition. Thus, the initial setting of the trigger 9 is set and the initial phase for the manipulator 5 of the phase is determined (FIG. 2L). In accordance with the phase of the reference voltage supplied to the first input of the second phase detector 10 from the output of the phase manipulator 5, the initial information sequences of binary signals (FIG. 2m).

Claims (1)

Формула изобретени  Формирователь опорного напр жени Invention Formulation Voltage Driver дл  демодул тора фазоманипулированныхfor demodulator phase shift keying сигнаггов, содержащий последовательно соединенные умножитель частоты, уч- кополосный фильтр, делитель частоты фазовращатель, первьй фазовый детектор , пороговый блок, триггер, манипул тор фазы и второй фазовый детектор, причем выход фазовращател  через линию задержки подключен к второму входу первого фазового детектора, вход умножител  частоты соединен с вторым входом второго фазового детектора и  вл етс  входом формировател , выходом которого  вл етс  выход второго 5 фазового детектора, отличающий- с   тем, что, с целью повышени  помехозащищенности, введены последовательно соединенные блок коррекции фазы и первый элемент И, после25Signagg, containing serially connected frequency multiplier, UCP filter, frequency divider Phaser, first phase detector, threshold unit, trigger, phase switch and second phase detector, the output of the phase shifter through the delay line connected to the second input of the first phase detector, input multiplier frequency is connected to the second input of the second phase detector and is the input of the generator, the output of which is the output of the second 5 phase detector, characterized in that, in order to increase ehozaschischennosti, administered serially connected phase correction unit and a first AND gate, posle25 30 .thirty . К/ЛK / l ХХХХXXXX /I / I ss ss ss ss и кand to tt UU XX jrXX jr 4four XX XXXX XX i i II1ПII1P Фиг.гFigg пP - t- t 4747 /N // N / yy ss