SU1543551A1 - Self-checking device for checking 3 out of 10 code - Google Patents
Self-checking device for checking 3 out of 10 code Download PDFInfo
- Publication number
- SU1543551A1 SU1543551A1 SU853975674A SU3975674A SU1543551A1 SU 1543551 A1 SU1543551 A1 SU 1543551A1 SU 853975674 A SU853975674 A SU 853975674A SU 3975674 A SU3975674 A SU 3975674A SU 1543551 A1 SU1543551 A1 SU 1543551A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- elements
- eighteenth
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Цель изобретени - повышение достоверности контрол информации. Устройство содержит двенадцать элементов ИЛИ и п тнадцать элементов И, выход первого элемента ИЛИ соединен с первыми входами первого элемента И и второго элемента ИЛИ. Дополнительно введены тринадцатый, четырнадцатый, п тнадцатый, шестнадцатый, семнадцатый, восемнадцатый и дев тнадцатый элементы ИЛИ и шестнадцатый, семнадцатый, восемнадцатый, дев тнадцатый, двадцатый и двадцать первый элементы И.The purpose of the invention is to increase the reliability of control information. The device contains twelve OR elements and fifteen AND elements, the output of the first OR element is connected to the first inputs of the first AND element and the second OR element. Additionally, the thirteenth, fourteenth, fifteenth, sixteenth, seventeenth, eighteenth and nineteenth elements of the OR or the sixteenth, seventeenth, eighteenth, nineteenth, twentieth and twenty-first elements of I. are introduced.
Description
тый, восе мнадцатый, дев тнадцатый, двадцатый и двадцать первый элементы И, выходи одиннадцатого и тринадцатого элементов И соединены со- ответственно с первым и вторым входами двенадцатого элемента ИЛИ, выход которого соединен с вторыми входами третьего элемента И и п того элемента ИЛИ, выход которого соединен с вторым входом п того элемента/ И, выход п тнадцатого элемента И соединен с третьим входом двенадцатого элемента ИЛИ и с первым входом шестнадцатого элемента И, выход которого соединен с первым входом тринадцатого элемента ИЛИ, выход двенадцатого элемента И соединен с третьим входом п того элемента ИЛИ и с первым входом семнадцатого элемента И, выход кото- рого соединен с вторым входом тринадцатого элемента ИЛИ, выход восьмого элемента И соединен с третьим входом тринадцатого элемента ИЛИ, выходы четырнадцатого и восемнадцатого элементов И соединены соответственно с первым и вторым входами четырнадцатого элемента ИЛИ, выход которого соединен с первым входом п тнадцатого элемента ИЛИ и с вторым входом шест- надцатого элемента И, выход дев тнадцатого элемента И соединен с третьим входом четырнадцатого элемента ИЛИ и первым входом двенадцатого элемента И, выход которого соединен с четвер- тым входом тринадцатого элемента ИЛИ выходы третьего и шестого элементов И соединены соответственно с первым и вторым входами шестнадцатого элемента ИЛИ, выход которого соединен с первыми входами одиннадцатого и семнадцатого элементов ИЛИ, выход п тнадцатого элемента ИЛИ соединен с вторым входом второго элемента И, выход тринадцатого элемента ИЛИ сое- динен с вторыми входами третьего и одиннадцатого элементов ИЛИ, выход п того элемента И соединен с первым входом дев того элемента ИЛИ и с вторым входом семнадцатого элемента ИЛИ выход семнадцатого -элемента ИЛИ соединен с вторым входом дес того элемента И и с первым входом восемнадцатого элемента ИЛИ, выход третьего элемента ИЛИ соединен с первым входом двадцать первого элемента И и с вторым входом дес того элемента ИЛИ, выход восемнадцатого элемента ИЛИ соединен с вторым входом дев того элемента И, выход которого вл етс первым выходом устройства, выходы дес того и двадцать первого элементов И соединены соответственно с первым и вторым входами дев тнадцатого элемента ИЛИ, выход которого вл етс вторым выходом устройства, выход четвертого элемента И соединен с вторым входом п тнадцатого элемента ИЛИ, третий вход которого подключен к выходу седьмого элемента И, второй вход четвертого элемента И подключен к выходу восьмого элемента ИЛИ, второй вход восьмого элемента И подключен к выходу шестого элемента ИЛИ, второй вход восемнадцатого элемента ИЛИ подключен к выходу одиннадцатого элемента ИЛИ, второй вход дев того элемента ИЛИ подключен к выходу второго элемента И, второй вход первого элемента И подключен к выходу четвертого элемента ИЛИ, третий вход первого элемента ИЛИ соединен с первым входом п тнадцатого элемента И, второй вход которого подключен к втором входу устройства, второй вход тринадцатого элемента И подключен к первому входу устройства, вторые входы шестнадцатого и семнадцатого элементов И подключены соответственно к первому входу устройства и к выходу первого элемента ИЛИ, в,торой вход двадцать первого элемента И подключен к выходу дев того элемента ИЛИ, второй вход двадцатого элемента И подключен к шестому входу устройства первые входы восемнадцатого и дев тнадцатого элементов И объединены с третьим входом шестого элемента ИЛИ и вл ютс дес тым входом устройства второй вход восемнадцатого элемента подключен к шестому входу устройства второй вход дев тнадцатого элемента И подключен к седьмому входу устройства .the eighth, eighteenth, nineteenth, twentieth and twenty first elements AND, exit the eleventh and thirteenth elements AND are connected respectively to the first and second inputs of the twelfth element OR, the output of which is connected to the second inputs of the third element AND the fifth element OR, the output which is connected to the second input of the fifth element / AND, the output of the fifteenth element AND is connected to the third input of the twelfth element OR, and to the first input of the sixteenth element AND, the output of which is connected to the first input of the thirteenth element AND LI, the output of the twelfth element AND is connected to the third input of the fifth element OR and the first input of the seventeenth element AND, the output of which is connected to the second input of the thirteenth element OR, the output of the eighth element AND is connected to the third input of the thirteenth element OR, the fourteenth and eighteenth elements elements AND are connected respectively to the first and second inputs of the fourteenth element OR, the output of which is connected to the first input of the fifteenth element OR and to the second input of the sixteenth element AND, the output of the nineteenth element ENT is connected to the third input of the fourteenth element OR and the first input of the twelfth element AND, the output of which is connected to the fourth input of the thirteenth element OR the outputs of the third and sixth elements AND are connected respectively to the first and second inputs of the sixteenth element OR, the output of which is connected to the first inputs eleventh and seventeenth elements OR, the output of the fifteenth element OR is connected to the second input of the second element AND, the output of the thirteenth element OR is connected to the second inputs of the third and eleventh the OR elements, the output of the first AND element is connected to the first input of the ninth OR element and the second input of the seventeenth element OR the seventeenth element output — OR is connected to the second input of the tenth AND element, and the first input of the eighteenth element OR, the third element output OR is connected to the first input of the twenty-first element AND with the second input of the tenth element OR, the output of the eighteenth element OR is connected to the second input of the ninth element AND whose output is the first output of the device, the outputs of the tenth and twenty first Elements AND are connected respectively to the first and second inputs of the nineteenth element OR, the output of which is the second output of the device, the output of the fourth element AND is connected to the second input of the fifteenth element OR, the third input of which is connected to the output of the seventh element AND, the second input of the fourth element And connected to the output of the eighth element OR, the second input of the eighth element AND connected to the output of the sixth element OR, the second input of the eighteenth element OR connected to the output of the eleventh element OR, the second input dev that OR element is connected to the output of the second element AND, the second input of the first element AND is connected to the output of the fourth element OR, the third input of the first element OR is connected to the first input of the fifteenth element AND, the second input of which is connected to the second input of the device, the second input of the thirteenth element AND connected to the first input of the device, the second inputs of the sixteenth and seventeenth elements AND are connected respectively to the first input of the device and to the output of the first element OR, the second input of the twenty-first element AND connected to the output of the ninth element OR, the second input of the twentieth element AND is connected to the sixth input of the device the first inputs of the eighteenth and nineteenth elements AND are combined with the third input of the sixth element OR and are the tenth input of the device the second input of the eighteenth element is connected to the sixth input of the device the second input The nineteenth element And is connected to the seventh input of the device.
Изобретение относитс к автоматике , а именно к средствам технической диагностики, и может бцть использовано дл проверки функционировани дис- кретных устройств, на выходах которых формируетс код 3 из 10.The invention relates to automation, namely to means of technical diagnostics, and can be used to test the functioning of discrete devices, on the outputs of which a code of 3 out of 10 is generated.
Цель изобретени - повышение достоверности контрол информации.The purpose of the invention is to increase the reliability of control information.
На чертеже представлена функцио- нальна схема устройства.The drawing shows the functional diagram of the device.
Устройство содержит элементы ИЛИ 1-12, элементы И 13-27, элементы ИЛИ 28-34 и элементы И 35-40.The device contains elements OR 1-12, elements AND 13-27, elements OR 28-34 and elements AND 35-40.
На чертеже также обозначены соот- ветственно с первого по дес тый входы устройства и первый и второй выходы 51 и 52 устройстваThe drawing also shows the first to tenth inputs of the device and the first and second outputs 51 and 52 of the device, respectively.
Устройство работает следующим образом .The device works as follows.
При поступлении на входы 41-50 наход щегос в исправном состо нии устройства кодовых комбинаций, содержащих три сигнала1 из дес ти, выходы 51 и 52 имеют противоположные значени 01 или 10. В том случае, если число сигналов 1 в контролируемом коде меньше трех, на выходах 51 и 52 схемы формируетс слово 00. При числе сигналов 1 контролируемом коде больше трех на выходах схемы вырабатываетс слово 11. When the code combinations containing three signals 1 out of ten, the outputs 51 and 52 have opposite values 01 or 10, when the device 41, 50 is in good condition, arrive at inputs 41-50. In the event that the number of signals 1 in the controlled code is less than three, Outputs 51 and 52 of the circuit, word 00 is formed. When the number of signals 1 of the controlled code is more than three, the output of the circuit produces word 11.
В таблице перечислены в пор дке возрастани первые 16 наборов двоичного дес тиэлементного кода, подана- емого на входы 41-50 схемы в указанном пор дке, а также состо ни выходов 51 и 52 исправной схемы в соответствии с этими наборами.The table lists in order of increasing the first 16 sets of the binary ten-element code fed to the inputs 41-50 of the circuit in the indicated order, as well as the states of the outputs 51 and 52 of the healthy circuit in accordance with these sets.
При прин той в таблице нумерации наборов и входов на наборах 20, 22, 23, 98, 99, 101, 105, 113, 162, 163, 165, 169, 177, 194, 195, 197, 201, 209, 290, 291, 293, 297, 305, 322, 323, 325, 329, 337, 353, 386, 387, 389, 393, 401, 417, 449, 546, 547, 549, 553, 561,,578, 579, 581, 585, 593, 609, 642, 643, 645, 649, 657, 673, 705, 770, 771, 773, 777 и 785 на выходах 51 и 52 исправной схемы формируетс слово 01.Given the numbering of kits and inputs in the table on sets 20, 22, 23, 98, 99, 101, 105, 113, 162, 163, 165, 169, 177, 194, 195, 197, 201, 209, 290, 291 , 293, 297, 305, 322, 323, 325, 329, 337, 353, 386, 387, 389, 393, 401, 417, 449, 546, 547, 549, 553, 561, 578, 579, 581, 585, 593, 609, 642, 643, 645, 649, 657, 673, 705, 770, 771, 773, 777 and 785 at the outputs 51 and 52 of the working circuit, word 01 is formed.
На наборах 26, 27, 29,36, 38, 39On sets 26, 27, 29,36, 38, 39
42, 43,45, 50,51, 53,57, 68,70, 71, 75, 77, 82, 83, 85, 89, 132, 134,. 135, 138, 139, 141, 146, 147, 149,л 153, 225, 260, 262, 263, 266, 267,42, 43.45, 50.51, 53.57, 68.70, 71, 75, 77, 82, 83, 85, 89, 132, 134 ,. 135, 138, 139, 141, 146, 147, 149, l 153, 225, 260, 262, 263, 266, 267,
5 0 50
5 five
5five
00
269, 274, 275, 277, 281, 516, 518, 522, 523, 525,, 530, 531, 533, 537, 801, 883 и 897 на выходах 51.и 52 исправной схемы формируетс слово 10.269, 274, 275, 277, 281, 516, 518, 522, 523, 525 ,, 530, 531, 533, 537, 801, 883 and 897, at the outputs 51. and 52 of a working circuit, word 10 is formed.
Таким образом, на всех 120 наборах кода 3 и 10 С 0-120) сигналы на выходах 51 и 52 вл ютс парафазными, что свидетельствует об отсутствии искажений в контролируемом коде. При искажении контролируемого кода сигналь на выходах 51 и 52 одинаковы, равны О, если число 1 в коде меньше трех (см. наборы 1-7 таблицы), равны 1, еслТч число 1„в коде больше трех (см. набор 16 таблицы).Thus, on all 120 sets of code 3 and 10 C 0-120), the signals at outputs 51 and 52 are paraphase, which indicates the absence of distortions in the monitored code. If the monitored code is distorted, the signal at outputs 51 and 52 are the same, equal to O, if the number 1 in the code is less than three (see sets 1-7 of the table), equal to 1, if the number is 1 ”in the code is more than three (see set 16 of the table) .
Последнее справедливо дл остальных 904 наборов дес тиэлементного двоичного кода (2 ° 1024, 1024-120 904).The latter is true for the remaining 904 sets of ten-element binary code (2 ° 1024, 1024-120 904).
Устройство обладает свойством самопроверки , т.е. возникающие в нем неисправности обнаруживаютс на одном или нескольких наборах кода 3- из 10.The device has the property of self-test, i.e. malfunctions occurring in it are detected on one or several sets of code 3 out of 10.
Например, неисправность Константа 0 первого входа 41 обнаруживаетс на наборе 1110000000 кода 3 из 10 (см. набор 8 в таблице), так как в этом случае на выходах 51 и 52 .схемы формируетс слово 00. Неисправность Константа 1 того же входа фиксируетс -на наборе 1011000000 кода 3 из 10 (см. набор 14 таблицы), так как в этом случае на выходах 51 и 52 устройства формируетс слово 11,For example, a fault Constant 0 of the first input 41 is detected on dialing 1110000000 of code 3 out of 10 (see set 8 in the table), since in this case the word 00 is formed on outputs 51 and 52 of the circuit. Fault Constant 1 of the same input is fixed-on dialing 1011000000 code 3 out of 10 (see table set 14), since in this case the word 11 is formed at the outputs 51 and 52 of the device,
Неисправность Константа 0 выхода первого элемента И 23 фиксируетс на 0 наборе 1110000000 кода 3 из 10 по равенству сигналов О на обоих выходах 51 и 52 устройства. Неисправность Константа 1 выхода того же элемента обнаруживаетс на наборе 0111000000 кода 3 из 10 (см. набор 15 в таблице) по равенству сигналов 1 на обоих выходах 51 и 52 устройства .Fault The constant 0 of the output of the first element And 23 is fixed to 0, the set 1110000000 of code 3 out of 10 according to the equality of the signals O at both the outputs 51 and 52 of the device. Fault Constant 1 of the output of the same element is detected on the set 0111000000 of the code 3 out of 10 (see set 15 in the table) by the equality of signals 1 on both the outputs 51 and 52 of the device.
Остальные одиночные и кратные однонаправленные неисправности дл ко-0 да 3 из 10 обнаруживаютс по равенству сигналов на выходах 51 и 52 на одном или нескольких наборах кода 3 из 10, так как наборы этого кода вл ютс дл устройства годным провер ющим тестомоThe remaining single and multiple unidirectional faults for code 0 and 3 out of 10 are detected by the equality of signals at outputs 51 and 52 on one or more sets of code 3 out of 10, since the sets of this code are suitable for the device
5five
Редактор А. ОгарEditor A. Ogar
Техред М.ХоданичTehred M. Khodanych
Корректор Н. КорольProofreader N. King
Заказ 408Тираж 658ПодписноеOrder 408Discount 658Subscription
ВНИИЛИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5VNIIL of the State Committee for Inventions and Discoveries at the State Committee for Science and Technology of the USSR 4/5, Moscow, Zh-35, Raushsk nab. 113035
Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101Production and publishing plant Patent, Uzhgorod, st. Gagarin, 101
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853975674A SU1543551A1 (en) | 1985-11-14 | 1985-11-14 | Self-checking device for checking 3 out of 10 code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853975674A SU1543551A1 (en) | 1985-11-14 | 1985-11-14 | Self-checking device for checking 3 out of 10 code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1543551A1 true SU1543551A1 (en) | 1990-02-15 |
Family
ID=21204956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853975674A SU1543551A1 (en) | 1985-11-14 | 1985-11-14 | Self-checking device for checking 3 out of 10 code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1543551A1 (en) |
-
1985
- 1985-11-14 SU SU853975674A patent/SU1543551A1/en active
Non-Patent Citations (1)
Title |
---|
Селлерс Фо Методы обнаружени ошибок в работе ЭЦВМ0 М.: Мир, 1972, с. 79-87. Будинский Я. Логические цепи в цифровой технике. М.: Св зь, 1977, с. с. 124-125, 5.32, . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4298980A (en) | LSI Circuitry conforming to level sensitive scan design (LSSD) rules and method of testing same | |
US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
US4264807A (en) | Counter including two 2 bit counter segments connected in cascade each counting in Gray code | |
SU1543551A1 (en) | Self-checking device for checking 3 out of 10 code | |
DE3681666D1 (en) | INTEGRATED SEMICONDUCTOR MEMORY. | |
EP0714170B1 (en) | Analog-to-digital converter with writable result register | |
SU1324117A1 (en) | Self-checking tester for "1 from 8" code | |
SU1580562A1 (en) | Self-checking device for checking ""2 out of 62 code | |
SU1236618A1 (en) | Self-checked tester for "two-out-of-five" code | |
SU1203710A1 (en) | Tester for 3-out-of-8 code with self-check | |
JPH04351118A (en) | Counter circuit | |
SU1251065A2 (en) | Polyfunctional logic module | |
JPS60142282A (en) | Semiconductor integrated circuit | |
SU1282335A1 (en) | Self-checking device for checking 3-out-of-6 code | |
SU1361560A1 (en) | Device for checking comparison circuits | |
SU1501060A1 (en) | Device for checking digital integrated microcircuits | |
SU1049839A1 (en) | Multichannel device for test checking of logic units | |
SU1298749A1 (en) | Device for checking conversion of binary code to "1-out-of-n" code | |
SU1415438A1 (en) | Ring counter | |
US6292008B1 (en) | Circuit configuration for burn-in systems for testing modules by using a board | |
SU1168952A1 (en) | Device for monitoring digital equipment with block structure | |
SU1234829A1 (en) | Adaptive device for generating carry signal | |
SU1599860A2 (en) | Device for monitoring functioning of logic modules | |
SU1480098A1 (en) | Apperiodic rs-flip-flop | |
SU788378A1 (en) | Device for checking "1 from n" code |