SU1538264A1 - Device for majority multiplexing of signals - Google Patents
Device for majority multiplexing of signals Download PDFInfo
- Publication number
- SU1538264A1 SU1538264A1 SU874180447A SU4180447A SU1538264A1 SU 1538264 A1 SU1538264 A1 SU 1538264A1 SU 874180447 A SU874180447 A SU 874180447A SU 4180447 A SU4180447 A SU 4180447A SU 1538264 A1 SU1538264 A1 SU 1538264A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- majority
- outputs
- output
- memory blocks
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Abstract
Изобретение относитс к радиотехнике. Цель изобретени - снижение уровн перекрестных искажений. Устройство содержит сумматоры 1 и 2 по модулю два, г-р 3 ортогональных сигналов, мажоритарный блок 4, счетчик 5, коррел ционные приемники 6, г-р 7 тактовых импульсов, эл-т ИЛИ-НЕ 8, блок управлени 9, коммутаторы 10 и 11 и блоки пам ти 12 и 13. О наличии искажений мажоритарной последовательности свидетельствует получение логического "О" на выходе эл-та ИЛИ-НЕ 8. Это происходит, если на выходе хот бы одного из приемников 6 по витс логическа "1". Коммутаторы 10 и 11 чередуют работы блоков пам ти 12 и 13 на запись и на считывание мажоритарных последовательностей. Кроме того, коммутатор 10 прекращает запись мажоритарных последовательностей после записи первой неискаженной на интервале времени Т. Чередование работы блоков пам ти 12 и 13 производитс блоком управлени 9. Цель достигаетс введением сумматоров 2, счетчика 5, приемников 6, эл-та ИЛИ-НЕ 8, блока управлени 9, коммутаторов 10 и 11 и блоков пам ти 12 и 13. 1 ил.The invention relates to radio engineering. The purpose of the invention is to reduce the level of cross distortion. The device contains adders 1 and 2 modulo two, r-r 3 orthogonal signals, majority block 4, counter 5, correlation receivers 6, r-r 7 clock pulses, OR-NE 8 element, control block 9, switches 10 and 11 and memory blocks 12 and 13. The presence of distortions in the majority sequence is indicated by obtaining a logical "O" at the output of the OR OR NOT 8. This happens if at least one of the receivers 6 outputs a logical "1" at the output. Switches 10 and 11 alternate the operation of memory blocks 12 and 13 for writing and for reading majority sequences. In addition, the switch 10 stops recording the majority sequences after recording the first undistorted time interval T. The operation of the memory blocks 12 and 13 is interleaved by the control unit 9. The goal is achieved by introducing the adders 2, counter 5, receivers 6, or OR NOT 8 , control unit 9, switches 10 and 11, and memory blocks 12 and 13. 1 sludge.
Description
Изобретение относится к радиотехнике и связи и может быть использовао для уплотнения проводных, радиои радиорелейных каналов связи.The invention relates to radio engineering and communications and can be used to seal wired, radio-relay channels of communication.
Целью изобретения является снижение. уровня перекрестных искажений.The aim of the invention is to reduce. crosstalk level.
На чертеже представлена структурная электрическая схема устройства 1ажоритарного уплотнения сигналов»The drawing shows a structural electrical diagram of a device 1 of the first signal compression "
Устройство содержит N сумматоров по модулю два, К дополнительных сумматоров 2 по модулю два, генера'ор 3 ортогональных сигналов, мажоритарный блок 4, счетчик 5, N ко'рреляционных приемников 6, генератор 7 тактовых импульсов, элемент ИЛИ-НЕ 8, б|пок 9 управления, первый 10 и второй 1 коммутаторы и первый 12 и второй 13 блоки памяти.The device contains N adders modulo two, K additional adders 2 modulo two, an orthogonal signal generator 3, a majority block 4, a counter 5, N co-correlation receivers 6, a clock generator 7, an OR-NOT 8 element, b | pok 9 control, the first 10 and second 1 switches and the first 12 and second 13 memory blocks.
Устройство работает следующим об•дзом»The device operates as follows •
Генератор 7 работает синхронно с источниками двоичных информационных сигналов и вырабатывает тактовые по следовательности с частотами: на втором выходе f, = 2n/T, на первом выводе fг =L · 2 /Т, на третьем выходе f3 = L/Т, на четвертом выходе £Ч=1/Т. На вторые входы сумматоров 1 одновременно поступают информационные двоичные сигналы длительностью Т. На генератор 3 поступает ^актовая последовательность импульсов с первого выхода генератора 7 сThe generator 7 operates synchronously with the sources of binary information signals and generates a clock sequence with frequencies: at the second output f, = 2 n / T, at the first output f g = L · 2 / T, at the third output f 3 = L / T, the fourth output £ B = 1 / T. At the second inputs of adders 1, information binary signals of duration T simultaneously arrive. Generator 3 receives an act sequence of pulses from the first output of the generator 7 s
Тактовой частотой f -j. Генератор 3 по дает на первые входы сумматоров 1Clock frequency f -j. Generator 3 gives the first inputs of adders 1
Дополнительных сумматоров 2 соответствующие ортогональные опорные последовательности. За время Т генератор 3 подает на каждый сумматор и дополнительный сумматор 2 соот детствующую ортогональную опорную о N последовательность z раз.Additional adders 2 corresponding orthogonal reference sequences. During T, the generator 3 feeds to each adder and additional adder 2 a corresponding orthogonal reference sequence o N sequence z times.
На выходе каждого сумматора получают прямые или инвертированные в зависимости от соответствующего информационного сигнала ортогональные последовательности. На вторые входы дополнительных сумматоров 2 поступают управляющие двоичные сигналы от Счетчика 5, на вход которого поступает тактовая последовательность с второго выхода генератора 7. Следовательно, за время Т с дополнительных сумматоров 2 на входы мажоритарного блока 4 поступают все вариан Ты наборов прямых либо инвертированных корректирующих опорных последо вательностей. Мажоритарный блок 4 производят мажоритарную обработку М последовательностей, одновременно 5 поступающих на его входы» Мажоритарная последовательность с выхода мажоритарного блока 4 поступает на вход первого коммутатора 10 и на первые входы всех корреляционных приемед ников 6, на вторые входы которых поступают соответствующие ортогональные (прямые либо инвертированные) последовательности с выходов сумматоров 1. Управляющая последователь15 ность тактовых импульсов поступает с второго выхода генератора 7 на все корреляционные приемники 6. В случае отсутствия искажений мажоритарной последовательности на выходе всех 20 корреляционных приемников 6 получают логические О'’ и на выходе элемента ИЛИ-НЕ 8 логическую 1, которая ^подается на первый вход блока 9. Если хотя бы на выходе одного из кор25 реляционных приемников 6 получают логическую 1, то на выходе элемента ИЛИ-НЕ 8 получают логический 0, что свидетельствует о наличии искажений .мажоритарной последовательности.At the output of each adder, orthogonal sequences are obtained direct or inverted depending on the corresponding information signal. The secondary inputs of the additional adders 2 receive control binary signals from Counter 5, the input of which receives a clock sequence from the second output of the generator 7. Therefore, during time T, from the additional adders 2, the inputs of the majority block 4 receive all the options of sets of direct or inverted corrective reference sequences. Majority block 4 performs majority processing of M sequences, simultaneously 5 arriving at its inputs. The majority sequence from the output of majority block 4 is fed to the input of the first switch 10 and to the first inputs of all correlation receivers 6, the corresponding orthogonal (direct or inverted) inputs to the second inputs ) sequences from the outputs of the adders 1. The control sequence15 clock pulses comes from the second output of the generator 7 to all the correlation receivers 6. If there is no distortion of the majority sequence, the output of all 20 correlation receivers 6 receives logical О '' and the output of the OR-NOT 8 element logical 1, which ^ is supplied to the first input of block 9. If at least the output of one of the correlation receivers 6 receives logical 1, then at the output of the OR-NOT 8 element get a logical 0, which indicates the presence of distortions. majority sequence.
Первый 10 и второй 11 коммутаторы предназначены для чередования работы первого 12 и второго 13 блоков на запись и на считыванн : мажоритарных последовательностей. Кроме этого,первый. коммутатор прекращает запись мажоритарных последовательностей после записи первой неискаженной на интервале времени Т. Чередование работы первого 12 и второго 13 блоков про4Q изводится под управлением блока 9.The first 10 and second 11 switches are designed to alternate the operation of the first 12 and second 13 blocks for writing and reading: majority sequences. In addition, the first. the switch stops recording the majority sequences after recording the first undistorted in the time interval T. The alternating operation of the first 12 and second 13 blocks pro4Q is controlled by block 9.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874180447A SU1538264A1 (en) | 1987-01-12 | 1987-01-12 | Device for majority multiplexing of signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874180447A SU1538264A1 (en) | 1987-01-12 | 1987-01-12 | Device for majority multiplexing of signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1538264A1 true SU1538264A1 (en) | 1990-01-23 |
Family
ID=21280086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874180447A SU1538264A1 (en) | 1987-01-12 | 1987-01-12 | Device for majority multiplexing of signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1538264A1 (en) |
-
1987
- 1987-01-12 SU SU874180447A patent/SU1538264A1/en active
Non-Patent Citations (1)
Title |
---|
Тепл ков И.М. и др. Радиосистемы передачи информации. - М.: Радио и св зь, 1978, . i * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4280222A (en) | Receiver and correlator switching method | |
US4346475A (en) | Data transmission system operating on the spread spectrum principle | |
IL98992A (en) | Spread spectrum encoding apparatus | |
US3471646A (en) | Time division multiplex system with prearranged carrier frequency shifts | |
US4755983A (en) | Dedicated message matched filter | |
SU1538264A1 (en) | Device for majority multiplexing of signals | |
JPS5776979A (en) | Signal processing circuit for television receiver | |
US4644345A (en) | Interleaved dual bank encoder | |
KR20010035967A (en) | Apparatus for acquiring synchronization of multi user in CDMA receiver | |
SU815934A2 (en) | Device for transmitting discrete information with multiposition code | |
SU681566A2 (en) | Arrangement for the synchronization of multichannel equally accessible communication systems | |
SU1356246A2 (en) | Communication system with polybasic encoding | |
SU1354431A1 (en) | Data transmitting system | |
GB1456846A (en) | Digital telecommunications apparatus | |
SU1172040A1 (en) | Transmission device for intermediate station of digital communication line | |
SU1338101A1 (en) | System for transmitting and receiving information in recurrent sequences | |
SU661840A1 (en) | Apparatus for receiving discrete signals with erasure | |
SU1352663A1 (en) | Device for synchronizing noise-like signals | |
SU1622949A1 (en) | Multichannel communication system | |
SU567211A1 (en) | Multichannel communication system | |
RU2024208C1 (en) | Device for division of group signal for systems with line code multiplexing of channels | |
SU1223385A1 (en) | Communication system with multibase coding | |
SU1358102A1 (en) | Apparatus for transmitting information by multiposition signals | |
SU1403385A2 (en) | Multichannel incoherent communication system | |
RU1159489C (en) | Apparatus for transmitting and receiving discrete signals |