SU1531104A1 - Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных машин - Google Patents
Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных машин Download PDFInfo
- Publication number
- SU1531104A1 SU1531104A1 SU884400833A SU4400833A SU1531104A1 SU 1531104 A1 SU1531104 A1 SU 1531104A1 SU 884400833 A SU884400833 A SU 884400833A SU 4400833 A SU4400833 A SU 4400833A SU 1531104 A1 SU1531104 A1 SU 1531104A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- digital computer
- outputs
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени цифровых вычислительных машин, например, при отладке многомашинной системы. Целью изобретени вл етс расширение функциональных возможностей устройства за счет реализации доступа по всему адресному пространству ведомых ЦВМ. В устройство, содержащее блок 9 согласовани , блок 8 приостанова, дополнительно введены регистр 4, дешифратор 5, селектор 6 адреса и формирователь 7 управл ющих сигналов. 1 з.п. ф-лы, 11 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени цифровых вычислительных машин, например, при откладке многомашинной системы.
Целью изобретени вл етс расширение функциональных возможностей устройства дл сопр жени ведущей и К ведомых ЦВК за счет реализации доступа ко всему адресному пространству ведомых ЦВМ.
На фиг. 1 представлена структурна схема предлагаемого устройства:, на фиг. 2 - схема селектора адреса, вариант реализации; на фиг. 3 - схема формировател управл ю-щих сигналов ведомых ЦВМ, вариант реализации; на фиг. 4 - структурна схема блока при- останова; на фиг. 5 - схема узла формировани сигналов приостанова; на фиг. 6 - схема блока согласовани ; на фиг. 7 - структурна схема ведомой ЦВМ; на фиг. 8 - временна диаграмма цикла обмена ведущей и ведомой ЦВМ; на фиг. 9 - алгоритм сервисной программы прерьшани ; на фиг. 10 - алгоритм сервисной программы пуска процессора; на фиг. 11 а - алгоритм обмена ведущей ЦВМ с ведомыми ЦВМ; на фиг. 1-16 - алгоритм доступа ведущей ЦВМ к содержимому регистров общего назначени , слова состо ни и счетчика команд ведомых ЦВМ.
Структурна схема устройства (фиг. 1) содержит ведущую ЦВМ 1; ведомые ЦВМ 2.1,...,2N; устройство 3 дл сопр жени , включающее регистр 4, деишфратор 5, селектор 6 адреса, формирователь 7 управл ющих сигналов ведомых ЦВМ 2, блок 8 приостанова 8, блок 9 согласовани .
Кроме того, на фиг. 1 обозначены шины сигналов: информации 10 ведущей
tn
Со
ВМ 1, управлени 11 ведущей ЦВМ 1, ыбора 12 ведомой ЦВМ 2, управлени 13 ведомой ЦВМ 2, приостанова 14.1, ...14.N ведомых ЦВМ 2.12.N, информации и управлени 15.1,...15.N ведомых ЦВМ 2.1,...,2.N; а также цепи сигналов: записи 16 в регистр 4; обращени 17 к блоку 8 приостанова; передачи адреса 18; передачи данных 19; готовности 20.
Схема селектора адреса (фиг. 2) еализована дл ведущей ЦВМ с интерфейсом по ОСТ 11.305.903-80. Она содержит дешифратор 21, регистр 22, первый элемент И 23, элемент НЕ 24, первый элемент ИЛИ 25, элемент 26 задержки , второй элемент ИЖ 27, второй элемент И 28, третий элемент ИЛИ 29. Кроме того, на фиг. 2 обозначены цепи сигналов тины 11 управлени ведущей ЦВМ 1, которые вл ютс стандартными сигналами интерфейса по ОСТ П.305.903-80: СНА 30, вывод 31, ВВОД 32, СИП 33, а также сигнал готовности селектора адреса (ГС) 34. Схема формировател управл ющих сигналов ведомых ЦВМ (фиг. 3) также реализована дл ведомых ЦВМ с интерфейсом по ОСТ 11.305.903-80. Она содержит первый, второй, третий элементы И-НЕ 35-37, 1)-триггер 38.
Кроме того, на фиг. 3 обозначены цепи сигналов шины 13 управлени ведомых ЦВМ 2, вл ющиес стандартными сигналами интерфейса по ОСТ 11.305. 903-80: в СИЛ 39; В ВЫВОД 40; В ВВОД 41.
Структурна схема блока приостано- ва(фиг. 4) содержит шинный формирователь 42, первый элемент ИЛИ 43, элемент И 44, одновибратор 45, узлы 46.1,...46.N формировани сигналов приостанова, второй 47 и третий 48 элементы ИЛИ.
Кроме того, на фиг. 4 обозначены цепи сигнала пуска 49, суммарного сиг нала останова 50, суммарного сигнала подтверждени выбора 51 ведомой ЦВМ 2 цепи сигналов подтверждени выбора 52.1,...,52.N ведомых ЦВМ 2,. а также шина управл щих сигналов 53 узла формировани сигналов приостанова 46.
Схема узла формировани сигналов приостанова (фиг. 5) содержит с первого по четвертый элементы И-НЕ 54- 57, с первого, по четвертый U-тригге- ры 58-61, п тый 62 и шестой 63 элементы И-НЕ,
0
5
0
5
0
5
0
5
Кроме того, на фиг. 5 обозначены цепи сигналов, составл ющие шину 14 сигналов приостанова ведомой ЦВМ 2: подтверждени прерьюани (ППР) 64, требовани прерывани (ТПР) 65, подтверждени пр мого доступа к пам ти (ШЩ) 66, требовани пр мого доступа (Т11Д) 67, подтверждени выбора СПВХ 68, пуска 69 процессора ведомой ЦВМ 2, сброса останова 70, установки останова 71, а также цепь сигнала останова 72.
Схема блока согласовани и управлени пам тью содержит (фиг. 6) коммутаторы 73.1,...,73.N шины управлени ведомых ЦВМ 2; коммутаторы 74,1, ,..,74,N шины информации ведомых ЦВМ 2; элементов И 75.1,...,75.N; элемент ИЛИ 76.
Структурна схема ведомой ЦВМ (фиг, 7) включает в себ процессор 77, регистр адреса и селектор адреса 78, посто нное запоминающее устройство (ЦЗУ) 79, оперативное запоминающее устройство (ОЗУ) 80, блок 81 сопр жени с внешней магистралью.
Кроме того, на фиг. 7 обозначены юша адреса 82 ведомой ЦВМ 2, внешн магистраль 83 ведомой ЦВМ 2, к которой могут быть подключены внешние устройства и другие ведомые ЦВМ 2,
Устройство 3 совместно с ведущей ЦВМ 1 и ее программным обеспечением предназначено дл отладки, диагностики и контрол функционировани многомашинной системы, содержащей ЦВМ 2. Отладка многомашинной системы включает в себ : отладку ЦВМ 2.1,,.,,2,N; отладку внешних устройств ЦВМ 2,1,.,. 2.N, отладку программного обеспечени ЦВМ 2.1,.,.,2.N, отладку функционировани многомашинной системы в целом в реальном масштабе времени.
На врем отладки ЦВМ 2,1,,,.,2,N и их программного обеспечени посто нное запоминающее«устройство 79 отлаживаемой ЦВМ 2 замен етс на эмул тор ПЗУ (ЭПЗУ) - оперативное запоминающее устройство. Эта позвол ет оперативно записывать сервисные отладочные и рабочие программы и корректировать программное обеспечение ЦВМ 2 в процессе его отладки.
Устройство 3 занимает четыре адреса из адресного пространства ведущей, ЦВМ 1. В процессе работы ведуща ЦВМ 1, обраща сь к четырем адресам устройства 3, управл ет его работой.
Обра1ца сь по адресам устройства 3 ведугда ЦЬМ 1 может:
задать код номера ведомой ЦВМ 2 (выбрать одну из N ведомых ЦВМ 2); задать режим работы блока 8 приоста- нова с выбранной ведомой ЦВМ 2. Возможные режимы работы сведены в табл. 1.
Таблица 1 10
Режимные работы блока 8 приостанова
Установление режим пр мого доступа к пам ти (ЩЩ) ведомой ЦВМ 2 Сброс режима ПДП ведомой ЦВМ 2 Режима прерывани ведомой ЦВМ 2 Пуск процессора ведомой ЦВМ 2
Ведуща ЦВМ также может произвести обмен информацией с пассивными устройствами (ПЗУ 79, ОЗУ 80, ВУ) через .блок 81 сопр жени ведомой ЦВМ 2, наход щейс в режиме ПДП.
Селектор 6 адреса предназначен дл распознавани четырех адресов устройства 3. Выходные сигналы селектора 6 адреса и логика их формировани из сигналов шин управлени 11 и информации 10 ведущей ЦВМ 1 представлены в табл. 2.
Таблица 2
Выходные сигналы селектора 6 адреса
Логика формировани
17 ан
Адрес 1 Л СИЛ ЗОЛ ВЫВОД 31 Адрес 2 СИА 30
Адрес 3 СИА 30
50
Адрес 4 СКА 30 (запись 16 V обраще-55 ние 17 V передача адреса 18) Л ГС готовность 20
0
5
0
5
0
5
0
5
0
5
Сигнал ГС 34 $юрмируетс по следующей логике: (ВЫВОД 31 V ВВОД 32)Лс на элементе ШШ 25 и элементе 26 задержки , (cj, - врем задержки переднего фронта сигнала).
Регистр 4 и дешифратор 5 предназначен дл хранени и дешифрации кода выбора номера ведомой ЦВМ 2.
Блок приостанова 8 предназначен дл организации различных режимов ра- боты выбранной ведомой ЦВМ 2.
Режим ПДП предназначен дл организации обмена информацией между ведущей ЦВМ 1 и пассивными устройствами выбранной ведомой ЦВМ 2, наход щейс в режиме ПДП. В режиме ПДП процессор 77 ведомой ЦВМ 2 остановлен и отключен от шины 15 управлени и информации , при этом ведуща ЦВМ 1 имеет возможность управл ть работой пассивных устройств ведомой ЦВМ 2 (эмулировать функции процессора 77 ЦВМ 2).
Режим прерьшани и режим пуска процессора 77 ведомой ЦВМ 2 предназначены дл обеспечени доступа ведущей ЦВМ 1 к содержимому РОН, слова состо ни и счетчика команд процессора 77 ведомой ЦВМ 2. Причем предварительно в ЭПЗУ 79 ведомой ЦВМ 2 в режим ПДП должны быть загружены сервисные программы обслуживани прерывани и пуска процессора, которые помещаютс туда на врем отладки аппаратуры и ПО ведомой ЦВМ 2.
Выполнение сервисной программы прерывани (фиг. 9) обеспечивает выгрузку в отведенную область ОЗУ 80 содержимого РОН, слова состо ни и счетчика команд процессора 77 и переход ведомой ЦВМ 2 в состо ние ожидани . Таким образом, ведуща ЦВМ 1 получает возможность просмотра или изменени содержимого РОН, слова состо ни и счетчика команд процессора 77 ведомой ЦВМ 2 как чеек ОЗУ 80.
Выполнение сервисной программы пуска процессора (фиг. 10) обеспечивает загрузку РОН, слова состо ни и счетчика команд содержимым отведенной области ОЗУ 80 и возвращение ЦВМ 2 к выполнению прерванной программы либо по новому заданному адресу счетчика команд.
Блок приостанова 8 также предназначен дли выдачи ведущей ЦВМ 1 информации об установлении (сн тии) режима ПДП и режима прерывани выбранной ведомой ЦВМ 2.
Блок 9 согласовани предназначен дл коммутации шин управлени 13 и информации 10 на шину 15 управлени и информации выбранной ведомой ЦВМ 2, наход щейс в режиме 1ЩП.
Формирователь 7 управл ющих сигналов обеспечивает доступ ведущей 1Д4М 1 к всему адресному пространству ведомой ЦВМ 2. Дл организации такого доступа использованы всего два адреса из адресного пространства ведущей ЦВМ 1 (адрес 3 и адрес 4 устройства 3). Цричем один цикл обмена с ведомой ЦВМ 2 содержит два цикла обмена ведущей ЦВМ 1 с устройства 3 (фиг. 8). Первый цикл предназначен дл передачи кода адреса ведомой ЦВМ 2, второй - дл обмена данными с ведомой ЦВМ 2,
Формирователь 7 управл ющих сигна- лов Предназначен дл формировани сигналов шины 13 управлени ведомой ЦВМ 2 из сигналов управлени двух циклов обмена ведущей ЦВМ 1 и сигна- лов передачи адреса 18 и передачи данных 19 селектора адреса 6.
Ведуща ЦВМ 1 осуществл ет обмен с ведомым ЦВМ 2 по алгоритму,, представленному на фиг. Па, доступ к со держимому РОН ,слову состо ни и счетчику команд ведомых ЦВМ 2 осуществл етс по алгоритму, представленному на фиг. 116.
Устройство 3 работает следующим образом.
Ведуща ЦВМ 1, обраща сь по адресу 1 устройства 3, пересылает по шине 10 код выбора номера ведомой ЦВМ При этом селектор адреса 6 формирует сигнал записи 16, по которому код выбора с шины 10 информации ведущей ЦВМ 1 записываетс в регистр 4. Сигнал выбора ведомой ЦВМ 2 по шине 12 поступает в блоке приостанова 8.
Ведуща ЦВМ 1, обраща сь по адресу 2 устройства 3, пересылает код режима работы с выбранной ведомой ЦВМ При этом селектор адреса 6 выдает си нал 17 обращени в блок 8 приостанова . При прохождении сигнала ВЫВОД 31 по шине 11 управлени код режима работы с шины 10 информации ведущей ЦВМ 1 через открытый шинный формирователь 42 проходит на шину управл ющих сигналов 53 и вход :одновибратор 45 блока 8 приостанова. Направлением передачи шинно-го формировател 42 уп равл ет сигнал ВВОД 32 шины 11 управ
о
5
0
5
лени ведущей ЦВМ 1, а сигнал разрешени передачи формируетс по логике: обращение 17 Л (ВЫВОД 32 V ВВОД 31) на элементах ИЛИ 43 и И 47. Сигналы кода режима по шине 53 и цепи 49 поступают на выходы узлов формировани сигналов приостанова 46. Активный уровень сигнала выбора 12 ведомой ЦВМ 2 есть на выходе только одного узла 46 формировани сигналов приостанова , соответствующего выбранной ведомой ЦВМ 2. Сигнал выбора присутствует на вторых входах элементов И-НЕ 54-57 и разрешает прохождение сигналов кода режима через эти элементы И-НЕ. Пусть код режима несет информа- цию об установлении режима ПДП выбранной ведомой ЦВМ 2, тогда во врем прохождени сигнала ВЫВОД 31 на первый вход элемента И-НЕ 55 поступает активный уровень сигнала кода режима. D-триггер 59 фронтом сигнала с выхода элемента И-НЕ 55 устанавливаетс , и с выхода триггера 59 на шину сигналов приостанова 14 выбранной ведомом- ЦВМ 2 поступает сигнал ТПД 67. Селектор адреса 6 выдает сигнал СИП 33. По сигналу ТПД 67 процессор 77 выбранной ведомой ЦВМ 2 приостанавливает выполнение текущей программы, отключаетс от шины 15 информации и управлени и выдает сигнал ШЩ 66 на шину 14 сигналов приостанова. Сигнал ППД 66 сбрасывает U-триггер 59, при этом снимаетс сигнал ТПД 67, а также фронтом сигнала ПОД 66 устанавливаетс D-триггер 60, с выхода которого на шину 14 сигналов приостанова выбранной ведомой ЦВМ 2 выдаетс сигнал ПВ 68. Наличие сигнала ЦБ 68 на шине 14 сигналов приостанова означает установление режима ПДП выбранной ведомой ЦВМ 2. Сигнал ПВ 69 поступает также на первый вход элемента И-НЕ 62, на втором входе которого присутствует сигнал 12 выбора ведомой ЦВМ 2. С выхода элемента И-НЕ 62 сигнал подтверждени выбора ведомой ЦВМ 2 поступает по шине 52 на блок 9 согласовани , а также на соответствующий вход элемента ИЛИ 48, с выхода которого суммарный сигнал 51 подтверждени выбора поступает на второй информационный вход шинного формировател 42.
Ведуща ЦВМ 1 получает информацию об установлении (либо сн тии) режима ПДП выбранной ведомой ЦВМ 2, обраща сь по адресу 2 устройства 3 в цикле ввода . При этом селектор адреса 6 сигнал 17 обращени к блоку 8 приос- танова. При прохождении сигнала ВВОД 42 открываетс шинный формирователь 42, и сигналы первого и второго информационных входов шинного формировател 42 поступают на шину 10 информации ведущей ЦВМ 1, селектор адреса 6 выдает сигнал СИП 33. Сигнал подтверждени выбора ведомой ЦВМ 2 в блоке 9 согласовани по шине 52 поступает на входы разрешени передачи соответствующих выбранной ведомой ЦВМ 2 коммутаторов 73 и 74 и второй вход соответствующего элемента И 75. Этот сигнал коммутирует шину 13 управлени и шину 10 информации на шину 15 управлени и информации выбранной ведомой ЦВМ 2. Направлением передачи информации коммутатора 74 управл ет сигнал В ВВОД 41 шины 13 управлени .
После получени информации об установлении режима ИДИ выбранной ведомой ЦВМ 2 ведуща ЦВМ 1 осуществл ет обмен информацией с ЭПЗУ 79, с ОЗУ 80 и регистрами ВУ через блок сопр жени 81 ведомой ЦВМ 2 следующим образом .
Один цикл обмена в peKHNse ПДЦ состоит из двух циклов обращени ведущей ЦВМ 1 к устройству 3,
В первом цикле, обраща сь по адресу 3 устройства 3, ведуща ЦКМ 1 пе- ресылает код адреса какого-либо пассивного устройства ведомо ; ЦВМ 2. При этом селектор адреса 6 выдает сигнал 18 передачи адреса в формирователь 1 управл юЕщх сигналов на первый вход элемента И-НЕ, при прохождении сигнала ВЫВОД 31, который поступает на второй вход элемента И-НЕ 35, сигнал с выхода элемента И-НЕ 35 устанавливает D-триггер 38, с выхода которого на шину 13 управлени поступает сигнал В СНА 39. Код адреса и сигнал В СИЛ 39 проходит через соответствующие выбранной ведомой ЦВМ 2 ком тутаторы 74 и 73 блока 9 согласовани на шину 15 информации и управлени , и по переднему- фронту сигнала В СИЛ происходит запись кода адреса в регистр и селектор 78 .адреса выбранной ведомой ЦВМ 2. С выходов регистра 78 адреса код адреса поступает на шину 82 адреса ведомой ЦВМ 2, Селектор 6 адреса выдает сигнал СИП 33.
Во B l OpoM цикле, обраща сь по лд- ресу 4 устройства 3, вeдyп a ЦВМ 1 принимает (либо передает) код данных с заданного в первом илкле адреса ведомой ЦВМ 2. При этом селектор 6 адреса выдаёт сигна;г (9 передачи данных в формирователь 7 управл ющих сигналов на первые входы элементов И-НЕ 36
и 37, при прохождении сигнала ВВОД 32 (ВЬШОД 31), которьш поступает на второй вход элемента И-НЕ 37 (на второй вход элемента И-НЕ 36), на шину 13 управлени с выхода элемента И-НЕ 37
(либо элемента И-НЕ 36) поступает сиг нал В ВВОД 41 (В №ВОД 40), которьй через коммутатор 73 блока 9 согласовани проходит на шину 15 управле1 и и информации выбранной ведомой ЦВМ 2,
селектор 78 адреса выдает сигнал управлени н . выбранное пассивное устройство , и код данных с заданного адреса пассивного устройства по шине 15 через коммутатор 74 блока 9 согласовани поступает на шину 10 информации ведущей ЦВМ 1 (либо код данных с шины 10 информации ведущей ЦШ 1 проходит через коммутатор 74 блока 9 согласовани на шину 15 и записыва-
етс по заданному адресу пассивного устройства выбранной ведомой ЦВМ 2). Пассивное устройство выбранной ведомой ЦВМ 2 с некоторой задера- кой, определ емой его быстродействием, по
отношению к сигналу В ВВОД 41 (В ВЫ-- БЭД 40) выдает сигна: готовности (В СИП), который череэ соответствующий элемент И 75 и 1ШИ 76 блока 9 согласовани проходит на шику 13 управлени . По щине 13 управлени 1сигнал готовности 20 поступает в формирователь 7 управл ющих сигналов, где задним фронтом сигнала 20 готовности сбрасываетс D-триггер 38, снимаетс
сигнал в СИЛ 39. Сигнал 20 готовности проходит через формирователь 7 управл ющих сигналов на второй вход элемента ИЛИ 29 селектора адреса 6, с выхода элемента ИЛИ 29 сигнал СИП
33 поступает на тайну управлени ведущей ЦВМ 1 .
После окончани обмена с выбранной ведомой ЦВМ 2 ведуща ЦВМ 1, обраща сь по адресу 2 устройства 3,
пересылает код режима, содержагций информацию о сбросе режима 1ЩП. Как и при установлений режима ПДП, рассмотренном ранее, код режима поступает на узел 46 формировани сигналов /
11
ириостанова, соответствующий выбранной ведомой ЦВМ 2, блока 8 приостано- ва. При этом сигнал активного уровн кода режима поступает на первый вход элемента И-НЕ 56. Сигналом с выхода элемента И-НЕ 56 сбрасьшаетс D-триггер 60, снимаетс сигнал ПВ на линии 68, коммутаторы 73 и 74 блока 9 согласовани отключают шину 13 управлени и шину 10 информации от шины управлени и информации выбранной ведомой ЦВМ 2, процессор 77 выбранной ведомой ЦВМ 2 выходит из режима ПДП и продолжает выполнение текущей программы ,
При прерывании и пуске процессора выбранной ведомой ДАМ 2 устройство работает следующим образом.
Ведуща ЦВМ 1, обраща сь по адресу 2 устройства 3, пересылает код режима, содержащий информацию о прерывании выбранной ведомой ЦВМ 2. Как и при установлении режима ПДП, рассмотренном ранее, код режима поступает на узел 46 формировани сигналов пространства, соответствующий выбранной ведомой ЦВМ 2. На вторых входах элементов И-НЕ 54-57, 62, 64 этого узла 46 присутствует сигнал 12 выбора ведомой ЦВМ 2. При прохождении кода режима прерьшани по шине 53 на первый вход элемента И-НЕ 54 поступает сигнал активного уровн . Фронтом сигнала с выхода элемента И-НЕ 54 устанавливаетс D-триггер 58, с его выхода по шине сигналов приостанова 14 на выбранную ведомую ЦВМ 2 поступает сигнал ТПР. При получении сигнала ТОР ведома ЦВМ 2 загружает в стек содержимое слова состо ни процессора и счетчика команд, выдает сигнал ШР на шину 14 сигналов приостанова и переходит на выполнение сервисной программы прерывани . Вьшолн сервисную программу прерывани по алгоритму, представленному на фиг, 9, ведома ЦВМ 2 выдает на шину 14 сигналов приостанова сигнал установки останова, который устанавливает в 1 D-триг- тер 61, с выхода которого сигнал останова через элемент И-НЕ 63 и элемент ИЛИ 47 проходит на первый информационный вход шинного формирова тел 42 блока приостанова. Ведуща ЦАМ I, обраща сь по адресу 2 устрой-. ства 3, получает информацию об останове выбранной ведомой ЦВМ 2. Ведуща ЦВМ 1 в режиме 1ЩП к выбранной ве153110412
домой ЦВМ 2 получает доступ дл просмотра и изменени содержимого РОН, слова состо ни , счетчика команд процессора как к чейкам ОЗУ 80. После выхода выбранной ведомой ЦВМ 2 из режима 1ЩП ведуща ЦВМ 1 выводит ведомую ЦВМ 2 из состо ни ожидани , обраща сь по адресу 2 устройства 3 и
10 пересыла, при этом код режима содержит информацию о пуске процессора ведомой ЦВМ 2. Как и при установлении режима ГЩП, рассмотренном ранее, код режима поступает на шину 53 управл 15 ющих сигналов и вход одновибратора 45 с его выхода выдаетс сигнал 49 пуска заданной длительности, который поступает на соответствующие управл ющие входы узлов 46 формировани сигналов
20 приостанова. В узле 46 формировани сигналов приостанова, соответствукщем выбранной ведомой ЦВМ 2, сигнал 49 пуска поступает на первый вход элемента И-НЕ 57, на втором входе которого
25 присутствует сигнал 12 выбора ведомой ЦВМ 2. С выхода элемента И-НЕ 57 сигнал пуска процессора 69 поступает по щине 14 сигналов приостанова на вход пуска процессора 77. Процессор 77 выб30 ранкой ведомой ЦВМ 2 выходит из состо ни ожидани и начинает работать со стартового адреса, выполн сервисную программу пуска по алгоритму,представленному на фиг. 10. При этом ве ,, дома ЦВМ 2 выдает на шину 14 сигналов приостанова сигнал сброса останова , который сбрасывает триггер 61, и сигнал останова выбранной ведомой ЦВМ 2 снимаетс .
40
Claims (2)
- Формула изобретени 1. Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных мащин, содержащее блок приостано45 ва, блок согласовани , причем информационный вход-выход и группа управл ющих входов-выходов блока приостанова вл ютс входами-выходами устройства дл подключени ведущей цифровой50 вычислительной машины, N,групп входов- выходов сигналов приостанова блока приостанова вл ютс входами-выходами устройства дл подключени N ведомых цифровых вычислительных машин, N групп55 входов-выходов информационных и управл ющих сигналов блока согласовани вл ютс входами-выходами устройства дл подключени N ведомых цифровых вычислительных машин, о т л и чаю1315щ е е с тем, что, с целью расширени функциональных возможностей за счет реализации доступа ведур;ей цифровой вычислительной машины по всему адресному пространству ведомых цифровых вычислительных машин, введены селектор адреса, формирователь управл ющих сигналов, регистр и дешифратор, причем информационный вход-выход блока приостанова соединен с одноименными входами-выходами блока согласовани регистра и селектора адреса, группа управл ющих входов-выходов блока ири- остйнова соединена с одноименнымивходами-выходами группы селектора адреса и формировател управл ющих сигналов , группа входов-выходов управлени ведущей цифровой вычислительной машины которого соединена с одно- именными входами-выходами группы блока согласовани , выход записи селектора .адреса соединен с одноименным входом регистра, информационный выход которого соединен с одноименным вхо- дом дешифратора, выходы которого соединены с входами выбора ведущей цифровой вычислительной машины, блока приостанова , выход обращени селектора адреса соединен с одноименным входом блока приостанова, вьсходы Передача адреса и Передача данных селектора адреса соединены с одноименными входами формировател сигналов, выход готовности которого соединен с входом селектора адреса, группа входов-выходов управлени ведомыми цифровыми вычислительньми машинами устройства .соединена с одноименныг-ш входами-выходами группы блока согласова- ни , группа входов подтверждени выбора которого соединена с одноименными выходами группы блока приостанова .
- 2. Устройство по п. 1, о т л и ч аю щ е е с тем, что блок приостано.. ,20 25 зо .Q550414ва содержит шинный формирователь, одновибратор, N узлов формировани сигналов приостанова, с первого по третий элементы ИЛИ, элементы И, при этом группа информационных входов-выходов шинного формировател вл етс информационными входами-выходами группы блока приостанова, первый вход элемента И вл етс входом обращени блока приостанова, первый и второй входы первого элемента ИЛИ вл ютс входами ввода и вывода блока приостанова соответственно,, N входов выбора которого вл ютс соответственно с первого по N-й входами узлов формировани сигналов приостанова, группы входов-выходов приостанова которых вл ютс выходами групп блока приостанова , выход Пуск шинного формировател подключен к входу одновибрато- ра, выход которого подключен к входам Пуск узлов формировани с первого по N-й,выходы подтверждени выбора которых подключены к входам с первого по N-й второго элемента ИЛИ соответственно и вл ютс одноименными выходами блока приостанова, выход второго элемента ИЛИ подключен к входу подтверждени выбора шинного формировател , вход обращени которого подключен к выходу элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, первый вход которого соединен с входом Ввод шинного формировател , вход останова которого подключен к выходу третьего элемента ИЛИ, с первого по N-й которого подключены к входам останова узлов формировани сигналов приостанова с первого по N-й соответственно, группа выходов сигналов управлени режимами шинного формировател подключена к одноименным входам группы узлов формировани сигналов приостанова с первого по N-й..fфцг. З-/5ПIZL15 с Wt/775/j.;J5.J.675SO;I«3Фие.9f Начало-.Выдать на шину сигналов приостанови /V сигнал сброса, останова 70Загрузить РОН соаер имб(м flmSedeHHb/) л них чеек. ОЗУвОТООЗагрузить слово состо т про- цессора содержимым отведенной длл него чейки ОЗУ 80Перейти на Оыполмение программы с адреса храм ще- еос в omSede HHou дл счетчика команд чейке ОЗУ 80конейФие. Юс начало 1LОв Iмаать нов номерл atioHOu ЦВМУстановить oemui ПЛП ttiSpaMHOu ffooMou nSMt и naAyvum nodmtepM ttutПроизвести обмен (зопис /чте - ние) е пасс1гвнини устройств lOHu цлмгCSpocumt ptjKUH и получить nodmSepMiem/tС коней, 1Редактор Н. ЛазаренкоСоставитель Б, РезванТехред М.Ходанич Корректор М. ПожопачиАоW нонеой tttOHOit йМ/жтанооиплМронной вНОноИ ЦВН илмуммм пеМгр денаережим ЩП wSpaHMOu 8едону ЦвН2 и получить nodnaefo KHUtnpoutSecini авмен (зааии/чте- Hue) с eSfOcmtfu cutf лрам - щеи todepmuHOe РОН, слова foe/nmiftM, счетчика, мг«нд процессорасоросить резким ПЛП иао- лучить повтВертоетлпроиаести nucf процессора дибранноа Ведомой ЦВН1С пеней J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884400833A SU1531104A1 (ru) | 1988-03-30 | 1988-03-30 | Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных машин |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884400833A SU1531104A1 (ru) | 1988-03-30 | 1988-03-30 | Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных машин |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1531104A1 true SU1531104A1 (ru) | 1989-12-23 |
Family
ID=21364814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884400833A SU1531104A1 (ru) | 1988-03-30 | 1988-03-30 | Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных машин |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1531104A1 (ru) |
-
1988
- 1988-03-30 SU SU884400833A patent/SU1531104A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 805296, кл. G 06 F 3/04, 1980. Авторское свидетельство СССР № 1201843, кл. G 06 F 13/32, 1984. :(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЕДУ- ЩИ. И N ВЕДОМЫХ ЦИФРОВЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2834122B2 (ja) | 制御装置 | |
KR0163234B1 (ko) | 데이타 스트리밍 메카니즘, 스트리밍 장치 어댑터, 컴퓨터 시스템 및 데이타 처리 시스템 | |
EP0446077B1 (en) | A control system for multi-processor system | |
SU1531104A1 (ru) | Устройство дл сопр жени ведущей и N ведомых цифровых вычислительных машин | |
EP0502215A1 (en) | Message control system in a data communication system | |
JP2001014018A (ja) | ファクトリーオートメーションシステムの制御方法、そのプログラムを記録した記録媒体、並びにその中央処理装置。 | |
CN203733107U (zh) | 一种双机热备***中快速主备切换装置 | |
JPH09322203A (ja) | 情報システムの制御装置及び制御方法 | |
JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
JPS5941214B2 (ja) | 状態監視方式 | |
SU1357971A1 (ru) | Устройство дл сопр жени ЭВМ в вычислительную систему | |
JPS5920128B2 (ja) | 入出力制御装置 | |
JPH11184827A (ja) | マスタスレーブ装置 | |
JP2001022712A (ja) | 情報処理装置の初期設定方式 | |
JP2881234B2 (ja) | 疎結合マルチプロセッサシステム | |
SU1068928A1 (ru) | Устройство сопр жени дл однородной вычислительной системы | |
JPS6240737B2 (ru) | ||
SU1635188A1 (ru) | Устройство дл сопр жени ЭВМ с периферийной системой | |
SU734657A1 (ru) | Устройство микропроцессорной св зи | |
JP3087481B2 (ja) | イン・サーキット・エミュレータ | |
JPS599927B2 (ja) | デ−タ転送制御方式 | |
JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
JPH04320539A (ja) | 演算装置 | |
JPH0414166A (ja) | マルチcpuシステムのプログラム制御装置 | |
JPS62152064A (ja) | シングルチツプマイクロコンピユ−タ |