SU1520548A1 - Устройство дл диагностики неисправностей логических блоков - Google Patents

Устройство дл диагностики неисправностей логических блоков Download PDF

Info

Publication number
SU1520548A1
SU1520548A1 SU874270834A SU4270834A SU1520548A1 SU 1520548 A1 SU1520548 A1 SU 1520548A1 SU 874270834 A SU874270834 A SU 874270834A SU 4270834 A SU4270834 A SU 4270834A SU 1520548 A1 SU1520548 A1 SU 1520548A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
data register
block
Prior art date
Application number
SU874270834A
Other languages
English (en)
Inventor
Владимир Иванович Якшов
Валентин Георгиевич Калашников
Валерий Николаевич Новиков
Original Assignee
Ростовское Особое Конструкторское Бюро
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Особое Конструкторское Бюро filed Critical Ростовское Особое Конструкторское Бюро
Priority to SU874270834A priority Critical patent/SU1520548A1/ru
Application granted granted Critical
Publication of SU1520548A1 publication Critical patent/SU1520548A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к области контрольно-измерительной техники и может быть использовано при регулировке, контроле и диагностике неисправностей цифровых блоков на интегральных схемах. Целью изобретени   вл етс  повышение достоверности контрол . С этой целью в устройство , содержащее блок управлени , генератор тестов, первый регистр данных, блок сигнатурного анализа, триггер, два элемента И, индикатор, контактный зонд и два дифференциальных усилител , введены коммутатор, два элемента ИЛИ, элемент НЕ, второй регистр данных, блок счетчиков измерений и третий дифференциальный усилитель. 1 з.п.ф -лы, 4 ил.

Description

Изобретение относитс  к контрольно- измерительной Технике и может быть использовано при регулировке, контроле и диагностике неисправностей цифровых .блоков на интегральных схемах.
Целью изобретени   вл етс  повышение достоверности контрол .
На фиг. 1 приведена структурна  схема устройства дл  диагностики неисправностей логических блоков; на фиг. 2 - функциональна  схема блока управлени ;.на фиг. 3 - функциональна  схема блока счетчиков измерений; на фиг. 4 - функциональна  схема блока сигнатурного анализа.
Устр ойство дл  диагностики неис- пра:вностей логических блоков (фиг. 1) содержит контактный зонд 1, коммутатор 2, контролируемый блок 3, генератор 4 тестов, блок 5 управлени .
дифференциальные усилители 6-8, ин- S дикатор 9, элемент НЕ 10, первый регистр 11 данных, блок 12 сигнатурного анализа, элемент ИЛИ 13, второй регистр 14 данных, блок 15 счетчиков измерений, элемент И 16, триггер 17, элемент ИЛИ 18, элемент И 19.
Контактный зонд 1 производит подключение контролируемых выводов цифрового блока 3 через дифференциальный усилитель 8 к входам блока 12 сигнатурного анализа и блока 15 счетчиков измерений.
Коммутатор 2 осуществл ет автоматическое подключение вьшодов контролируемого блока по адресу, задаваемому блоком 5 управлени , к выходу контактного зонда 1.
Генератор 4 тестов выдает на контролируемый блок 3 последовательность
контрольных тестов в соответствии с адресом, определ емым блоком 5 управлени . Генератор 4 выполнен в виде сменного Перепрограммируемого запоминающего устройстйа, осуществл ет преобразование последовательного двоичного кода, поступающего на него с выхода блока 5 управлени ,в последовате- льность контрольного теста, необходим дл  проверки объекта контрол  (ОК) и выполнен в виде набора сменных перепрограммируемых модул ей, в каждьм из которых занесена информаци  с тестовыми воздействи ми под конкретные типа ОК.
В частности, при проверке ОК тестом типа бегуща  единица таблица истинности дл  блока 4 выгл дит следующим образом.
Дл  других типов ОК контрольный- тест задаетс  в соответствии с его внутренней логической структурой.
Блок 5, предназначенный дл  управлени  режимами работы всего устройстрез элемент 13 фиксирует на индикаторе 9 состо ние Обрыв цепи и Брак уровн  соответственно. Эти же сигналы через элемент 18 устанавливают триггер 17 в положение, запрещающее через элемент 16 вывод результатов в регистры 11 и 14 с блока 12 сигнатурного анализа и блока 15 счетчиков измерений соответственно. Элемент НЕ 10 производит выбор подачи информации с регистров 11 и 14 через элемент 13 на индикатор 9.
Блок 15 (фиг. 3) состоит из формировател  интервала и частоты измерени , выполненного на счетчике 35, триггера 36 начала преобразовани , элемента И-НЕ 37, первого 38, второго 39 и третьего 40 элементов И, элемента ИЛИ 41, триггера 42 синхронизации , счетчика 43 результата измерени  четвертого 44 и п того 45 элементов И
Блок 12 сигнатурного анализа (фиг. 4) содержит сдвиговый регистр
ва и формирующий синхросигналы Нача- 25 сумматор 47 по модулю два, перло , ра, нец.
Адрес теста , Адрес коммутато- Сдвиг, Такт, Выбор, Ко Выбор режима, содержит (фиг.2 тактовый генератор 20, элемент И 21, триггер 22, элемент И1Ш 23, счетчики 24 и 25, дещифраторы 26 и 27, элементы ШШ 28 и 29 и элемент ИЛИ 30, кнопки 31 и 32, переключатели 33 и 34 режимов работы.
Дифференциальные усилители 6 и 8 и элемент И 19 осуществл ют допуско- вый контроль уровн  в контролируемой точке, переключаемой через зонд 1 на Первый (положительный) вход усилител  6 и первый (отрицательный) вход усилител  8, На второй (отрицательный вход усилител  6 подаетс  пороговое напр жение логической 1 в диапазоне + 0,1...+ 9,9Б, а на вторрй (положительный ) вход усилител  8 подаетс  пороговое напр жение логического О в диапазоне + 0,1... 9,9В.
Дифференциальный усилитель 7 осуществл ет контроль на наличие контакта с контролируемой точкой, дл  чего на его первый (отрицательный) вход подаетс  напр жение смещени  -0,1В, а на второй (положительный) вход, св занный с контактным зондом, подаетс  ток смещени  такой, чтобы в отсутствие контакта между зондом 1 и контролируемой точкой блока 3 там присутствовал потенциал -0,2В. Выход усилител  7, а также элемента 19 че
5
0
Q
5
0
5
вый вход которого подключен к выходу усилител  6. Шестнадцать выходов регистра 46 соединены с входами регистра 11. Кроме того, выходы седьмого, дев того, двенадцатого и шестнадцатого разр дов регистра 46 соединены с группой входов сумматора 47, а его выход соединен с информационным входом регистра 46, Входы синхронизации и начальной установки которого соединены с выходами блока 5 управлени .
Устройство работает следующим образом .
В режиме сигнатурного анализа переключатель 33 находитс  в верхнем положении , а переключатель 34 выбора функций - в замкнутом положении, что определ ет однократное считывание входной последовательности с выбранной точки контролируемого блока. Нажатием кнопки 32 блока 5 управлени  устройство переводитс  в исходное сос- то ни ;, а после нажати  кнопки 31 начинает цикл работы. При этом триггер 22 разрешает прохождение тактовых импульсов с генератора 20 через элемент 21 на вход счетчика 24 адресов тестовых воздействий и далее через дешифратор 26, элемент 28, элементы 29 и 30 вырабатываютс  синхросигналы Начало, Сдвиг, Выбор режима. Конец.
- Входна  последовательность с контролируемой точки блока 3 через зонд 1 поступает на входы дифференциальных
51
усилителей 6 - 8. В случае отсутстви контакта напр жение отрицательного смещени  фиксирует на выходе усилител  7 сигнал 1. В случае поступлени  на вход зонда уровней сигналов, не соответствующих выбранным пороговым значени м логической 1 и логического О, задаваемым в диапазоне +0,1 .,, 9,9В, на выходе усилителей 6 и 8 соответственно фиксируютс  сигналы 1, при поступлении которых на вход элемента 19 последний совмесно с сигналом, снимаемым с выхода усилител  7, отображаетс  через эле- мент t3 на индикаторе 9, Это позвол ет оперативно определ ть неисправности типа Брак уровн  и Обрыв цепи
По сигналу Начало блока 5 управлени  происходит обнуление блока 12 сигнатурного анализа,- блока 15 счетчиков измерений и триггера 17, разрешающего прохождение сигнала Конец через элемент 16 с блока 5 управлени , который начинает выдавать адреса на генератор 4 тестов, стимулирующий входные контакты контролируемого блока 3, Входна  последовательность , снимаема  с контрольных точек блока 3, поступает через зонд 1 на вход дифференциального усилител  6, сравниваетс  с пороговым значением и вводитс  на информационный вход блока 12 сигнатурного анализа, на вход сдвига которого в это врем  поступают с блока 5 управлени  импуль- сы Сдвиг, записывающие входную последовательность .
; По окончании цикла контрол  результат из блока 12 переписываетс  в ре- гистр 11 сигналом Конец, поступающим через элемент 16 с блока 5 управлени  и далее полученна  сигнатура отображаетс  на индикаторе 9. В случае , если в процесс контрол  между сигналами Начало и Конец по вл ютс  сигналы ошибок типа Брак уровн  или Обрыв цепи, то они отображаютс  на индикаторе 9, а также, проход  через элемент 18, устанавливают триггер 17 в положение, запрещающее прохождение сигнала Конец через элемент 16, результат контрол  в этом случае не переписываетс  из блока 12 сигнатурного анализа в регистр 11. ,
При работе устройства в режиме функциональных измерений переключателем 34 устанавливаетс  выбранна  функци , выдающа  режим работы блока 15.
486
При этом сигнал с выхода злe cltтa 30 запрещает вывод информащ и с регистра 11 и разрешает вывод информации с регистра 14.
Сигналом такт с выхода генератора 20 производитс  формирование сетки частот в блоке 15, используемых в различных режимах функциональных измерений .
Если разрешен режим измерени  частоты сигналом с входа F, то при поступлении сигнала Начало на вход блока обнул етс  значение счетчика 43 результата, а по заднему фронту сигнала Начало триггер ЗЬ устанавливает на первом входе элемента 39 логическую 1. При этом со счетчика 35 через элемент 38 и далее через элемент 41 импульс интервала счета поступает через элемент 39 на вход триггера 42 и на выходе элемента 45 по вл етс  сигнал логической 1, который разрешает прохождение импульсов с .линии Вход через элемент 44 на вход счетчика 43 результата и запрещает прохождение следующего сигнала Начало до окончани  преобразовани . По заднему фронту импульса интервала измерени , задаваемого счетчиком 37, триггер 42 синхронизации запрещает формирование нового цикла измерени  до прихода сигнала Начало.
Таким образом, в результате описанного цикла измерени  счетчик 43 результата содержит измеренное значение частоты, которое через регистр 14 и элемент 13 выводитс  на индикатор 9,
Если разрешен режим измерени  периода сигналом с входа Т, то работа блока 15 производитс  аналогичным образом за исключением того, что интервал счета задаетс  внешним сигналом с линии Вход через элемент 40, а частота заполнени  поступает со счетчика 35 через элемент 37 на вход элемента 44 и далее на счетчик 43 результата
При работе блока 15 в режиме счета числа импульсов сигнал с входа N разрешает прохождение входных импульсов на вход счетчикс 43 результата на все врем  между сы налами Начало
При работе устройства в режиме сн ти  суммарной сигнатуры переключатель 33 находитс  в нижнем положении , а переключатель всех узлов устройства производитс  аналогичным сигнатурному анализу образом с той лишь разницей, что входной сигнал с выходных контактов блока 3 поступает на вход зонда 1 через коммутатор 2, управление которым производитс  счетчиком 25 контактов и дешифратором 27 блока 5 управлени . Работа устройства в этом режиме проходит таким образом , что сигнал Начало формируетс  элементом 29 только при нулевом адресе счетчика 25 контактов, и в дальнейшем при переходе на,очередной контакт по сигналу Конец, поступающему на счетный вход счетчика 25, происходит по- следовательное подключение зонда 1 через коммутатор 2 ко всем выходным контактам блока 3 с одновременной выдачей тестовьпх: воздействий и сжатием поступающей информации без обну1|ени  блока 12 сигнатурного анализа-при переходе к очередному контакту блока 3, Последний адрес дешифратора 27 через элемент 23 сбрасывает триггер 22 в исходное состо ние, и на индикаторе 9 отображаетс  суммарна  сигнатура всего блока 3. По соответствию или отличию последней от эталонной информации принимают решение об исправности контролируемого блока.

Claims (2)

1. Устройство дл  диагностики неисправностей Логических блоков, содержащее блок управлени , генератор тестов, первый регистр данных, блок сигнатурного анализа, триггер, два элемента И, индикатор, контактньй зонд и два Дифференциальных усилител , причем вход пуска генератора тестов соединен с первым выходом блока управлени , а выход генератора тестов  вл етс  выходом устройства дл  подключени  к входу контролируемого блока , второй и третий выходы блока управлени  подключены соответственно к синхроводу первого регистра данных и входу сдвига блока сигнатурного анализа , четвертый выход блока управлени  соединен с входами начальной установки блока сигнатурного анализа и триггера, первый и второй входы и выход первого элемента И подключены соответственно к выходу триггера, п тому выходу блока управлени  и входу записи первого регистра данных, первый вывод контактного зонда соединен с первыми входами первого и второго
1520548. 8
дифференциальных- усилителей, вторые входы которых подключены соответственно к шине задани  единичного порога и шине задани  нулевого порога, выход первого дефференциального усилител  соединен с первым входом второго элемента И, информационным входом сигнатурного анализа, выход которого подключен к информационному входу первого регистра данных, а выход второго дифференциального усилител  соединен с вторым входом второго элемента И,
10
15
20
25
30
35
40
45
50
55
целью повышени  достоверности контрол , оно содержит коммутатор, два элемента ШШ, элемент НЕ, второй регистр данных, блок счетчиков измерений и третий дифференциальный усилитель, первый вход которого подключен к шине порога уровн  обрыва цепи, второй вход третьего дифференциального усилител  соединен с первым выводом контактного зонда и дополнительно подключён к шине задани  тока смещени , первый и второй входь и выход первого элемента ИЛИ соединены соответственно с выходом третьего дифференциального усилител , выходом второго элемента И и синкроводом триггера, первый, второй, третий и четвертый входы и выход второго элемента ИЛИ подключены соответственно к выходу третьего дифференциального усилител , выходу второго элемента И, выходу первого регистра данных, выходу второго регистра данных и входу индикатора, выход первого эдемента И соединен с входом записи второго регистра данных, вход и выход элемента НЕ подключены соответственно к второму выходу блока управлени  и синхроводу второго регистра данных, информационный вход которого соединен с выходом блока счетчиков измерений, вход начальной установки, тактовый вход и информационный вход которого подключены соответственно к четвертому и шестому выходам блока управлени  и выходу первого дифференциального усилител ., седьмой выход блока управлени  соединен с управл ющим входом коммутатора, информационные входы которого  вл ютс  входами .устройства дл  подключени  к выходам контролируемого блока, а выход коммутатора подключен к второму выводу контактного зонда,
2. Устройство по п. 15 о т л и ч а- ю щ е е с   тем, что блок управлени 
целью повышени  достоверности контрол , оно содержит коммутатор, два элемента ШШ, элемент НЕ, второй регистр данных, блок счетчиков измерений и третий дифференциальный усилитель, первый вход которого подключен к шине порога уровн  обрыва цепи, второй вход третьего дифференциального усилител  соединен с первым выводом контактного зонда и дополнительно подключён к шине задани  тока смещени , первый и второй входь и выход первого элемента ИЛИ соединены соответственно с выходом третьего дифференциального усилител , выходом второго элемента И и синкроводом триггера, первый, второй, третий и четвертый входы и выход второго элемента ИЛИ подключены соответственно к выходу третьего дифференциального усилител , выходу второго элемента И, выходу первого регистра данных, выходу второго регистра данных и входу индикатора, выход первого эдемента И соединен с входом записи второго регистра данных, вход и выход элемента НЕ подключены соответственно к второму выходу блока управлени  и синхроводу второго регистра данных, информационный вход которого соединен с выходом блока счетчиков измерений, вход начальной установки, тактовый вход и информационный вход которого подключены соответственно к четвертому и шестому выходам блока управлени  и выходу первого дифференциального усилител ., седьмой выход блока управлени  соединен с управл ющим входом коммутатора, информационные входы которого  вл ютс  входами .устройства дл  подключени  к выходам контролируемого блока, а выход коммутатора подключен к второму выводу контактного зонда,
2. Устройство по п. 15 о т л и ч а- ю щ е е с   тем, что блок управлени 
содержит тактовьгй, генератор, элемент И. триггер, четыре элемента Ш1И, два счетчика, два дешифратора, кнопку пуска , кнопку сброса и два переключател , при этом первый и второй выходы тактового генератора соединены соответственно с шестым выходом блока и первым входом элемента И, второй вход и выход которого подключены соответственно к выходу триггера и счетному входу первого счетчика, синхровод триггера соединен с выходом кнопки пуска, первый вход и выход первого элемента ШТИ подключены соответственно к выходу кнопки сброса и входам начальной установки триггера и первого и второго счетчиков, выходы первого и второго счетчиков соединены с входами соответственно первого и второго дешифраторов, кроме того, выход первого счетчика подключен к первому выходу блока, первые выходы первого и второго дешифраторов соединены соУ (Н
/
10
2054810
ответственно с первым и вторым контактами первого переключател , вход и выход второго элeмeнfa Ш1И подключены соответственно к второму выходу первого дешифратора и третьему выходу блока, третий выход первого дешифратора соединен с тактовым входом
второго счетчика и п тым вЫходом блока , первьй и второй входы и выход третьего элемента ШШ подключены соответственно к первому выходу первого дешифратора, третьему контакту первого переключател  и четвертому выходу блока, первые контакты второго переключател  соединены с шиной кулевого потенциала, а вторые контакты подключены к шестому выходу блока и входам четвертого элемента ИЛИ, выход которого соединен с вторым выходом блока, а второй и третий выходы второго дешифратора подключены соответственно к седьмому выходу блока и второму входу первого элемента ШШ.
15
20
Ф1Я.1
f
На 5,11,11
Сдвиз
-
Конец
/песта
Нача/JO
/ На 15
НаП
Но 16
Нач
на 11,15, П
J
Т
30
На Ю, 11
J /f фес коммутатора
Half Наг
HQf,15,n
Н06,1У.19
Фаз. Ч
SU874270834A 1987-04-24 1987-04-24 Устройство дл диагностики неисправностей логических блоков SU1520548A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874270834A SU1520548A1 (ru) 1987-04-24 1987-04-24 Устройство дл диагностики неисправностей логических блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874270834A SU1520548A1 (ru) 1987-04-24 1987-04-24 Устройство дл диагностики неисправностей логических блоков

Publications (1)

Publication Number Publication Date
SU1520548A1 true SU1520548A1 (ru) 1989-11-07

Family

ID=21314254

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874270834A SU1520548A1 (ru) 1987-04-24 1987-04-24 Устройство дл диагностики неисправностей логических блоков

Country Status (1)

Country Link
SU (1) SU1520548A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Электроника. Иерев. с англ., 1977, № 5, с. 23-33. Авторское свидетельство СССР S 1003099, кл. G 06 F 15/46, 1983. *

Similar Documents

Publication Publication Date Title
US4139147A (en) Asynchronous digital circuit testing and diagnosing system
SU1520548A1 (ru) Устройство дл диагностики неисправностей логических блоков
JPH0342810B2 (ru)
US5471484A (en) Method and apparatus for testing digital signals
US5734662A (en) Period generating device
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
SU1019454A1 (ru) Устройство дл контрол многовыходных цифровых узлов
SU1149265A1 (ru) Устройство дл формировани тестов диагностики дискретных блоков
SU548862A1 (ru) Устройство дл диагностики неисправностей в логических схемах
SU1084804A2 (ru) Устройство дл отладки тестов
SU1020829A1 (ru) Устройство дл контрол логических узлов
SU1084911A1 (ru) Устройство дл проверки коммутационных изделий
SU807303A1 (ru) Устройство дл контрол цифровыхузлОВ
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
SU1388869A1 (ru) Сигнатурный анализатор
SU1352421A1 (ru) Логический пробник
SU1168951A1 (ru) Устройство дл задани тестов
SU1251335A1 (ru) Устройство дл детектировани ошибок
SU1104589A1 (ru) Устройство дл контрол записи информации в программируемые блоки пам ти
SU1160414A1 (ru) Устройство дл контрол логических блоков
SU1059576A1 (ru) Устройство дл контрол цифровых узлов
SU1246098A1 (ru) Устройство дл контрол цифровых узлов
RU1354989C (ru) Устройство для контроля цифровых узлов
SU1120338A1 (ru) Устройство дл контрол цифровых узлов
RU2017209C1 (ru) Сигнатурный анализатор