SU1518904A1

SU1518904A1 - Устройство дл фазировани электронного стартстопного телеграфного приемника

Info

Publication number: SU1518904A1
Application number: SU874340534A
Authority: SU
Inventors: Николай Васильевич Захарченко; Игорь Анатольевич Киреев
Original assignee: Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority date: 1987-10-06
Filing date: 1987-10-06
Publication date: 1989-10-30

Abstract

Изобретение относитс к области электросв зи и может быть использовано в системах передачи данных, работающих в стартстопном режиме. Цель изобретени - повышение точности фазировани при искажени х стартовых переходов. Устройство содержит формирователь 1 импульсной последовательности входного сигнала, генератор 2 тактовых импульсов, регистр 3 сдвига, делитель 4 частоты, два пороговых блока 8,10, два элемента И 11,12 и RS - триггер 14. Цель достигаетс тем, что в устройство введены блок 5 элементов ИЛИ, элементы ИЛИ 6,7, регистр 9 сдвига и инвертор 13, что позвол ет повысить точность фазировани за счет предварительного анализа фазового признака определенного числа принимаемых стартстопных комбинаций. 1 ил.

Description

Изобретение относитс к электросв зи и может быть использовано в системах передачи данных, работающих в стартстопном режиме,

Цель изобретерш - повышение точности фазировани при искажени х стартовых переходов.

На черетеже представлена структурна электрическа схема устройства дл фазировани электронного старт- стопного телеграфного приемника,

Устройство дл фазировани электронного стартстопного телеграфного приемника содержит формирователь 1 им- пульсной последовательности входного сигнала, генератор 2 тактовых импульсов , регистр 3 сдвига, делитель 4 частоты , блок элементов ИЛИ 5, первый и второй элементы ИЛИ 6 и 7, первый по- роговый блок 8, дополнительный регистр 9 сдвига, второй пороговый блок 10, первый и второй элементы И 11 и 12, инвертор 13 и КЗ-триггер 14,

Блок элементов ИЛИ 5 содержит эле- менты ИЛИ 15 ,

Устройство дл фазировани электронного стартстопного телеграфного приемника работает следующим образом.

Информационный сигнал (входной сиг нал) из канала св зи поступает на формирователь 1, в котором осуществл етс формирование импульсной последовательности входного сигнала. Вс поступающа информаци записываетс регистром 3, который может быть реализован на D-триггерах, на С - входы которых поступают импульсы записи с выхода делител 4, Частота импульсов записи должна быть больше тактовой частоты передатчика и определ етс требуемой точностью фазировани . Например, частота записи может быть в п ть раз бол ще тактовой частоты передатчика, в результате одна элементарней посылка записываетс п тью тактовыми импульсами генератора 2,

Регистр 3 рассчитан на (К-1)5 стартстопных комбинаций, В нем (при ) выдел ютс зон анализа фа

зового признака, причем щирина зоны определ етс величиной допустимых искажений в канале св зи и частотой импульсов записи. Кажда зона формируетс из р да чеек D-триггеров регистра 3, причем первые чейки регистра 3 вл ютс первой зоной анализа (13А), а последние - К-ой зоной анализа (при , 63А). Последн чейка каждой

Q

5 0

5

о Q г

5

0

5

последующей зоны отстоит от п-го D- триггера предыдущей зоны на величину, равную длине стартстопного цикла. Сигналы со всех D-триггеров каждой зоны поступают на блок элементов ИЛИ 5,

При по влении сигнала, соответствующего переходу типа стартового перехода , на выходе первого D-триггера регистра 3, относ щегос к зоне 13А, по витс импульс, который пройдет на соответствующий вход блока элементов ИЛИ 5, При поступлении следующего тактового импульса на регистр 3 записанный переход типа стартового перехода передвинетс на один щаг и по витс перепад на выходе второго В-триггера, соответствующего 13А, За врем прохождени перехода типа стартового перехода по зоне на соответствующем выходе блока элементов ИЛИ 5 по витс импульсов. Сигналы с выходов всех элементов ИЛИ 15 поступают на соответствующие входы первого порогового блока 8,

В исходном состо нии на выходах первого и второго пороговых блоков 8, 10 и дополнительного регистра 9 присутствует нулевой потенциал и RS-триггер 14 находитс в исходном (нулевом) состо нии.

Информаци записываетс и непрерывно сдвигаетс регистром 3. При по влении стартовых переходов одновременно -в зонах на выходах m блока 5 элементов ИЛИ 15 одновременно по вл етс сигнал и при условии, что г из них вл ютс последними зонами, первый пороговый блок 8 вырабатывает сигнал, который установит все (т-1) триггеры дополнительного регистра 9 по S-входам в единичное состо ние . Таким образом подготавливаетс к работе первый элемент И 11.

При попадании стартового перехода в п- чейку К-ой зоны формируетс импульс , соответствующий началу старт- стопного цикла, который через второй элемент ИЛИ 7 запустит стартстопный приемник. Момент запуска приемника будет соответствовать началу вывода стартстопной комбинации с выхода регистра 3, т,е, с информационного выхода устройства дл фазировани электронного стартстопного телеграфного приемника на вход стартстопного приемника .. Запуск будет производитьс вышеописанным способом до тех пор, пока в зонах из в последних

чейках зон одновременно не окажутс сигналы стартовых переходов, В этом случае второй пороговый блок 10 формирует импульс, соответствующий началу очередного стартстопного цикла, и переведет RS-триггер 14 в единичное состо ние, чем запретит работу первого элемента И 11 и разрешит работу второго элемента И 12,

По вление сигнала на выходе второго порогового блока 10 будет соответствовать наиболее точному запуску стартстопного распределител приемника . Максимальна точность запуска в этом случае определ етс числом чеек регистра 3, соответствующих элементарной посылке стартстопной комбинации .

Это событие (совпадение сразу на всех п-ых выходах блока элементов ИЛИ 5 запоминаетс на (m-l) циклов дополнительным регистром 9 при пропадании старта, В дельнейшем при искажении стартового перехода в каком-либо цикле, при считывании этой комбинации с регистра 3 и при условии наличи разрешающего сигнала на выходе первого элемента ИЛИ 6, что будет соответствовать хот бы одному неискаженному стартовому переходу в одной из К разрешенных зон анализа, запуск будет производитьс стартовым переходом предыдущего цикла, поступающим по дополнительному входу.

По управл ющему входу устройства дл фазировани электронного старт- стопного телеграфного приемника поступают импульсы конца стартстопного цикла (информаци начала следующего цикла), которые следует с выхода распределител стартстопного приемника.

При отсутствии сигнала на выходе первого порогового блока 8 более одного цикла под воздействием импульсов, поступающих по указанному управл ющему входу, происходит сдвиг записанных единиц в дополнительный регистр 9, чем сохран етс открытое состо ние первого и второго элементов И 11 и 12 и запуск стартстопного приемника чере фазирующий выход устройства дл фазировани электронного стартстопного телеграфного приемника,

Если же на выходе первого порогового блока 8 меньше, чем за (m-l) цикло по витс сигнал, то в дополнительный регистр 9 запишутс единицы. При пропадании сигнала на выходе первого по

рогового блока 8 m и более циклов, что может соответствовать окончанию пере- дачи по каналу св зи, дополнительный регистр 9 возвратит устройство дл фазировани электронного стартстопного телеграфного приемника в исходное состо ние , прекратив запуск приемного распределител ,

Claims

Формула изобретени

5

0

5

,

0

Устройство дл фазировани электрон- ногтэ стартстопного телеграфного приемника , содержащее последовательно соединенные частоты и регистр сдвига, а также генератор тактовых импульсов, формирователь импульсной последовательности входного сигнала, первый и второй пороговые блоки, RS-триптер и первый и второй элементы И, причем вход формировател импульсной последова-, тельности входного сигнала вл етс входом устройства, отличающеес тем, что, с целью повышени точности фазировани при искажени х стартовых переходов, введены последовательно соединенные дополнительный регистр сдвига и инвертор, а также блок элементов ИЛИ и первый и второй элементы Или, при этом выходы генератора тактовых импульсов и формировател импульсной последовательности входного сигнала подсоединены соответственно к входу делител частоты и информационному входу регистра сдвига, выход 1 соответствующих разр дов которого через блок элементов ИЛИ подсоединены к соответствующим входам первого порогового блока, выход первого порогового блока подсоединен через дополнительный регистр сдвига к первым входам первого и второго элементов И, выход инвертора подсоединен к R-BXO- ду RS-триггера, пр мой и инверсный выходы которого подсоединены соответ- . . ственно к вторым входам второго и первого элементов И, входы первого элс0 мента ИЛИ объединены с соответствующими входами второго порогового блока и подключены к соответствующим выходам регистра сдвига, выход первого элемента ИЛИ подсоединен к третьему входу второго

5 элемента И,четвертый вход которого подключен к тактовому входу дополнительного регистра сдвига, выход второго порогового блока подсоединен к первому вхо- ду второго элемента ИЛИ и Г;-входу

5

0

7 15189048

FS-триггера, выходы первого и второ-сдвига, причем четвертый вход второго элементов И подсоединены соответ-го элемента И и выходы регистра сдви-.- ственно к второму и третьему входамга и второго порогового блока вл ют- второго элемента ИЛИ, третий вход пер-/с соответственно входом сигнала Ко- вого элемента И подсоединен к выходунец цикла, информационным и фазирую- соответствующего разр да регистращим выходами устройства.