SU1509898A1 - Device for monitoring resource distributor - Google Patents
Device for monitoring resource distributor Download PDFInfo
- Publication number
- SU1509898A1 SU1509898A1 SU874328359A SU4328359A SU1509898A1 SU 1509898 A1 SU1509898 A1 SU 1509898A1 SU 874328359 A SU874328359 A SU 874328359A SU 4328359 A SU4328359 A SU 4328359A SU 1509898 A1 SU1509898 A1 SU 1509898A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- register
- group
- input
- elements
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может найти применение в современных высокопроизводительных системах дл контрол корректности распределени ресурсов. Цель изобретени - повышение оперативности контрол и экономичности устройства. Устройство дл контрол распределени ресурсов содержит регистр 1, триггер режима 3, п блоков коммутаторов 4.1÷4.п, группу 6 элементов И, триггер 2 управлени , генератор 5 импульсов, первый элемент И 7, четвертый 8, третий 9, второй 10 элементы И. Сущность изобретени состоит в том, что нова совокупность конструктивных признаков позвол ет повысить оперативность контрол и экономичность устройства путем уменьшени времени дл обнаружени тупика за счет распараллеливани процедуры поиска транзитивного замыкани распределенных ресурсов и уменьшени аппаратурных затрат за счет использовани одного регистра дл хранени исходной информации, формировани и фиксации выходной информации, а также за счет новой совокупности св зей между выходами регистра и входами коммутаторов, котора позвол ет уменьшить количество элементов И в коммутаторах. 4 ил., 1 табл.The invention relates to the field of computer technology and can be used in modern high-performance systems for controlling the correctness of resource allocation. The purpose of the invention is to increase the efficiency of control and efficiency of the device. The device for controlling resource allocation contains a register 1, mode 3 trigger, n blocks of switches 4.1 ÷ 4.p, group 6 elements I, trigger 2 controls, pulse generator 5, first element AND 7, fourth 8, third 9, second 10 elements AND The essence of the invention is that a new set of design features allows to increase the efficiency of control and efficiency of the device by reducing the time for detecting a deadlock by parallelizing the search procedure for the transitive closure of distributed resources and reducing hardware costs by using a single register for storing the initial information, generating and fixing the output information, as well as using a new set of connections between the register outputs and the switch inputs, which allows reducing the number of AND elements in the switches. 4 ill., 1 tab.
Description
;5;five
отор 5 импульсов, первый элемент И 7, четвертьй 8, третий 9 и второй 10 элементы И. Сущность изобретени состоит в -том, что нова совокупность конструктивных признаков позвол ет повысить оперативность контрол и экономичность устройства путем шени времени дл обнаружени тупика за счет распараллеливани процедуры поиска транзитивного замыкани рас1509898the pulse selector 5, the first element And 7, a quarter 8, the third 9 and the second 10 elements I. The essence of the invention is that a new set of design features allows to increase the speed of control and efficiency of the device by detecting the deadlock by parallelizing the procedure search transitive closure of 1509898
10ten
пределенных ресурсов и уменьшени аппаратурных затрат за счет использовани одного регистра дл хранени исходной информации, формировани и фиксации выходной информации, а также за счет новой совокупности св зей между выходами регистра и входами коммутаторов, котора позвол ет уменьшить количество -элементов И в коммутаторах, 4 ил., 1 табл.resources and reducing hardware costs by using one register to store the original information, generating and fixing the output information, as well as through a new set of links between the register outputs and the inputs of the switches, which allows to reduce the number of -elements in the switches, 4 or more ., 1 tab.
Изобретение относитс к вычислительной технике и может найти применение в современных высокопроизводительных вычислительных системах дл контрол корректности распределени ресзфсов.The invention relates to computing and can be used in modern high-performance computing systems to control the correctness of the distribution of resorts.
Цель изобретени - повышение оперативности контрол ,The purpose of the invention is to increase the control efficiency,
На фиг. 1 представлена функциональна схема устройства дл контрол распределени ресурсов; на фиг. 2 - фунющональна схема регистра; на фиг.З функциональна схема блока коммутато- ров; на фиг. 4 - пример графа св зности распределенных ресурсов и соотFIG. 1 is a functional block diagram of a device for controlling the allocation of resources; in fig. 2 - register base pattern; FIG. 3 is a functional block diagram of switches; in fig. 4 is an example of a graph of the connectivity of distributed resources and
даетствующа ему матрица св зностеи, gives him a matrix of svyazney
: :
Устройство дл контрол распределени ресурсов содержит (фиг.1) регистр 1, триггер-2 управлени , триггер 3 режина, первьй 4.1-п-й 4.п блоки коммутаторов, генератор 5 импульсов , грзшпу 6 элементов И, первьш элемент И 7, четвертый 8, третий 9 и второй 10 элементы И, первуто группуThe device for controlling resource allocation contains (FIG. 1) register 1, control trigger 2, trigger 3, first 4.1-nth 4.p blocks of switches, generator 5 pulses, and 6 elements C, first element 7, fourth 8, the third 9 and the second 10 elements And, the first group
11пр мых выходов регистра 1, группу 11 direct output of register 1, group
12инверсных выходов регистра 1, группы выходов 13.1-13,п блоков коммутаторов 4о 1-4.п, группу 14 информациюн- ных входов,вход 15 пуска, вторую груп пу 16 пр мых выходов регистра 1, 12 inverse outputs of register 1, groups of outputs 13.1-13, n blocks of switches 4o 1-4.p, group 14 of informational inputs, input 15 start, the second group of 16 direct outputs of register 1,
Регистр 1 (фиг, 2) содержит первуто 17.1 -п-ю 17.П группы счетных триггеров .Register 1 (FIG. 2) contains the first 17.1-nth 17. P of the group of counting triggers.
Выходы 16.1Л. триггеров 17. id (i 1 ,n) образуют вторую грзт1пу 16 пр .мых выходов регистра 1. Выходы 11.ij триггеров 17.1, (1 1 ,п; j 1,ii; i 4 j)- образуют первую группу 11 пр мых выходов регистра 1, а инверсные выходы 12.i.J триггеров 17.i.j (i 1,n; j 1,n) образуют группу 12 инверсных выходов регистра,Outputs 16.1L. flip-flops 17. id (i 1, n) make up the second group of 16 other outputs of register 1. Outputs 11.ij of the flip-flops 17.1, (1 1, п; j 1, ii; i 4 j) - form the first group of 11 straight lines register 1 outputs, and inverse outputs 12.iJ of the trigger 17.ij (i 1, n; j 1, n) form a group of 12 inverse outputs of the register,
Разр ды 13,1.1-13.п.п группы I- входов регистра 1 соединены с IK0The bits 13.1.1-13.pnp of the group I - inputs of register 1 are connected to IK0
пP
5 five
00
5five
входами триггеров 17.1.1-17.п,п соответственно .inputs of the trigger 17.1.1-17.n, n, respectively.
Соответствую1 1е разр ды 14,1 (i 1,п; j 1 ,п; ) группы 14 единичных входов регистра 1 соединены с единичными входами соответству- кщих триггеров 17.Corresponding to 1 1e bits 14.1 (i 1, p; j 1, p;) of group 14 of the single inputs of register 1 are connected to the single inputs of the corresponding flip-flops 17.
С1-ВХОД регистра 1 соединен с син- хровходами всех триггеров 17 регистра 1 , а вход установки в нуль - с входами установки в нуль всех триггеров .C1-INPUT of register 1 is connected to the synchronized inputs of all triggers 17 of register 1, and the input of the set to zero is connected to the inputs of the set to zero of all triggers.
Блок 4.1 коммутаторов .(фиг. 3) содержит п коммутаторов 18.1о1-18.1,п. Выходы 13.io1-13.i.n соответс твенно первого 18,1,1-п-го 18.1.п коммутаторов образуют группу 13.1 выходов коммутатора 4.1.Block 4.1 switches. (Fig. 3) contains n switches 18.1-1-18.1, p. Outputs 13.io1-13.i.n, respectively, of the first 18,1,1-p-th 18.1.p switches form a group 13.1 of the outputs of the switch 4.1.
Каждью j-й разр д 11,i.j (j 1,n; i 7 j) группы информационнЬ1х входов коммутатора 4.1 соединен с первыми входами J-X элементов И каждого коммутатора 18,i.j,Each j-th bit 11, i.j (j 1, n; i 7 j) of the group of information inputs of the switch 4.1 is connected to the first inputs J-X of the AND elements of each switch 18, i.j,
Каждый К-й разр д 11.1.К (К 1,п; 1 1,п; К 7 1) грлгшы информационных входов кoм гyтaтopa 4.1 соединен с вторыми входами 1-го элемента И К-го коммутатора 1-го блока 4.1 коммутаторов.Each K-th bit of 11.1.K (K 1, p; 1 1, p; K 7 1) bridges of information inputs of the gadget 4.1 is connected to the second inputs of the 1st element of the K-th switch of the 1st block 4.1 of the switches.
Первый 12.1. 12.1.п разр ды группы управл ющих входов коммутатора 4.1 соединены с третьими вxoдa te всех элементов И соответственно первого . 18.1.1-п-го 18.1,п коммутаторов блока 4.1 коммутаторов.The first 12.1. 12.1.p bits of the group of control inputs of the switch 4.1 are connected to the third input te of all elements AND, respectively, of the first. 18.1.1-p-th 18.1, n switches of the block 4.1 of switches.
Регистр 1 (фиг. 1) предназначен дл приема информации о распределении ресурсов и дл преобразовани ее с целью вы влени ресурсов, вовлеченньк в тупиковую ситуацию.Register 1 (FIG. 1) is intended to receive information about the allocation of resources and to convert it to identify resources involved in a deadlock situation.
Триггер 2 управлени предназначен дл управлени элементами И 8 и 9 во врем работы-устройства.The trigger 2 control is designed to control the elements And 8 and 9 during operation of the device.
Триггер 3 режима предназначен дл управлени генератором 5 импульсов.The trigger 3 mode is designed to control the generator 5 pulses.
Блоки 4.1 коммутаторов предназначены дл формировани сигналов управлени , которые, поступа на группу 1-входов регистра 1, измен ют его состо ние в процессе обработки информации .The switch blocks 4.1 are intended to form control signals which, arriving at the group 1 of the inputs of register 1, change its state during information processing.
Генератор 5 импульсов предназначен дл выработки тактовых импульсов, необходимых дл функционировани уст- ройства.The pulse generator 5 is designed to generate the clock pulses necessary for the operation of the device.
Элемент И 10 предназначен дл формировани сигнала обнулени регистра 1 и установки в единицу триггера 3 режима, а также дл блокировани выработки этого сигнала во врем обработки информации устройством.Element I 10 is designed to generate a zero reset signal 1 and set the trigger mode 3 into one unit, as well as to block the generation of this signal during information processing by the device.
Элемент И 8 предназначен дл формировани синхроимпульсов, подаваемых на С1-ВХОД регистра 1, во врем об- работки информации устройством, и на пр мой вход элемента И 7.Element And 8 is designed to form the clock pulses supplied to the C1-INPUT register 1, during the processing of information by the device, and to the direct input of the element And 7.
Элемент И 9 предназначен дл формировани синхроимпульса, подаваемого на группу 6 элементов И дл синхро низации, записи исходной информации в регистр 1, а также подаваемого на входы триггера 2 управлени дл перевода устройства в режим обработки информации. .Element AND 9 is designed to form a clock pulse applied to a group of 6 AND elements for synchronization, write initial information to register 1, as well as control input 2 applied to the inputs of the trigger 2 for switching the device into information processing mode. .
Элемент И 7 предназначен дл формировани сигнала обнулени триггеров управлени 2 и режима 3, т.е. дл останова работы устройства.Element I 7 is intended to form a zero signal for control 2 and mode 3 triggers, i.e. to stop the operation of the device.
Рассмотрим функционирование устройства на примере анализа распределени ресурсов вычислительной системы , граф св зности которых и соответствующее ему матричное представление изображены на фиг. 4.Let us consider the operation of the device on the example of analyzing the distribution of computer system resources, the connectivity graph of which and the corresponding matrix representation are shown in FIG. four.
В исходном состо нии триггеры 2 и 3 управлени и режима наход тс в кулевом состо нии.In the initial state, the triggers 2 and 3 of the control and mode are in the cool state.
По сигналу пуска, поступающему на вход 15 пуска устройства, открыва- етс элемент И 10, высоким потенциалом с его выхода производитс обнуление регистра 1 и установка в единичное состо ние триггера 3 режима. Низким потенциалом с его инверсного вы- хода элемент И 10 запираетс , а высоким потенциалом с пр мого выхода запускаетс генератор 5 импульсов. Импульсом с выхода генератора 5 импуль- ,hoB открьшаетс элемент И 9 и по пе- . реднему его фронту через группу 6 эле ,. ментов И происходит запись информации о св зности распределенных ресзфсов в регистр 1 с группы 14 информационThe start signal, the input to the device start input 15, opens the element 10, the high potential from its output resets the register 1 and sets the trigger state 3 to one state. The low potential from its inverse output element And 10 is locked, and the high potential from the direct output starts the generator of 5 pulses. The pulse from the generator output 5 pulse-, hoB otkryshaetsya element And 9 and on-. to his middle front through group 6 ale,. And there is a recording of information about the connectivity of the distributed resrs in register 1 from group 14 of the information
15П9а 815P9a 8
0 0
5 050
00
5 0 50
5five
ных входов устройства. По заднему фронту импульса триггер 2 управлени устанавливаетс в единичное состо ние, низким потенциалом с его и шерсного выхода запираетс элемент И 9, а на первый вход элемента И 8 подаетс высокий потенциал. device inputs. On the trailing edge of the pulse, the trigger 2 of the control is set to one state, the low potential from its and the wool output locks the AND 9 element, and the high potential is applied to the first input of the AND 8 element.
В соответствии с графом св зности распределенных ресурсов второй триггер 17.1.2 первой группы 17,1, третий триггер 17.2.3 второй группы 17.2, nepBbtfi триггер 17.3.1 третьей группы 17.3 и третий триггер 17.4.3 четвертой группы 17.4 триггеров регистра устанавливаютс в единичное состо ние. Остальные триггеры регистра 1 остаютс в нулевом состо нии.In accordance with the connectivity graph of the distributed resources, the second trigger 17.1.2 of the first group 17.1, the third trigger 17.2.3 of the second group 17.2, the nepBbtfi trigger 17.3.1 of the third group 17.3 and the third trigger 17.4.3 of the fourth group 17.4 of the register triggers are set to one condition. The remaining triggers of register 1 remain in the zero state.
Высокие потенциалы с выходовHigh potentials from the outputs
11.1.2,11.2.3, 11.3.1 и 11.4.3 поступают на соответствующие входы группы информационных входов блоков коммутаторов. На группы управл ющих входов всех блоков коммутаторов подаютс высокие потенциалы с группы 12 инверсных выходов регистра 1. В первом блоке 4.1 коммутаторов срабатывает третий коммутатор 18.1.3, во втором 4.2 - первый коммутатор 18.2.1,11.1.2,11.2.3, 11.3.1 and 11.4.3 arrive at the corresponding inputs of the group of information inputs of the switch units. High potentials from a group of 12 inverse outputs of register 1 are supplied to the control input groups of all switch units. In the first switch unit 4.1, the third switch 18.1.3 is triggered, in the second 4.2 switch the first switch 18.2.1 is triggered,
в третьем 4оЗ - второй 18.3.2, в четвертом 4.4 - первьй 18.4.1 и на соответствующих выходах 13.1,3, 13.2.1, 13.3с2 и 13о4.1 формируютс высокие потенци алы, которые поступают на соответствующие 1-входы группы IK-BXO- дов регистра 1.in the third 4оЗ - the second 18.3.2, in the fourth 4.4 - the first 18.4.1 and at the corresponding outputs 13.1,3, 13.2.1, 13.3с2 and 13о4.1 high potentials are formed, which arrive at the corresponding 1-inputs of the group IK- BXO-register register 1.
I.I.
По заднему фронту следуклцего тактового импульса, поступающему на CS-вход регистра 1 через открытый элемент И 8, триггеры 17.1.3, 17.2.1, 17.3.2 и 17.4.1 устанавливаютс в единичное состо ние. На выходахOn the falling edge of the next clock pulse arriving at the CS input of register 1 through the open element 8, the triggers 17.1.3, 17.2.1, 17.3.2 and 17.4.1 are set to one. At the exits
11.1.3,11.2.1, 117з.2 и 11.4.1 регистра 1 формируютс положительные потенциалы , которые поступают на соответ- ствуюпще входы первой группы входов блоков коммутаторов. На вторые группы входов всех коммутаторов по-прежнему подаютс высокие разрешающие потенциалы с группы 12 инверсных выходов регистра 1. В данном такте работы устройства отрабатывают коммутаторы 18.1.1, 18.2.2, 18.3;3 и 18о4.2 соответственно блоков ком1 1утаторов11.1.3,11.2.1, 117z.2 and 11.4.1 of register 1, positive potentials are formed, which are fed to the corresponding inputs of the first group of inputs of switch blocks. High resolution potentials from a group of 12 inverse outputs of register 1 are still supplied to the second groups of inputs of all switches. In this device operation cycle, switches 18.1.1, 18.2.2, 18.3; 3 and 18-4.4 respectively
4.1-4о4 и на соответствующих выходах 13.1о1, 13о2.2, 13.3.3 и 13.4.2 формируютс высокие потенциалы, поступающие на соответствующие входы группы 1 входов регистра 1„ По заднему фронту очередного тактового импульса триггеры 17.1.1, 17.2.2, 17.3,3, 17.А.2 устанавливаютс в едииничное состо ние.4.1–4–4 and at the corresponding outputs 13.1–1, 13–2.2, 13.3.3 and 13.4.2 high potentials are formed, which arrive at the corresponding inputs of group 1 of the inputs of register 1 “On the trailing edge of the next clock pulse, the trigger 17.1.1, 17.2.2, 17.3.3, 17.A.2 are set to single state.
Описанньй процесс иллюстрируетс таблицей.The process described is illustrated in table.
Пауза между тактовыми импульсами должна быть такой длительности, чтобы успевал пройти процесс изменени состо ни регистра 1 и формирование сигналов на выходах коммутаторов 18.1.J.The pause between clock pulses should be of such a duration that it can go through the process of changing the state of register 1 and generating signals at the outputs of switches 18.1.J.
В конце работы на выходах всех коммутаторов 18.i.j формируютс низкие потенциалы, которые подаютс на инверсные хрды элемента И 7 и по. о ерёййойу :та1 гтоврму гимпульсу на его febKOjite фс5рмир етс положит ел ьньй по- тешщал который поступает на входы установки в нузть триггеров 2 и 3 уп- равлейи и регкйма и обнул ет их. На этом работа устройства заканчивает- .- ; ;, ...;. -;, , . : У СвыХОйов: 16.1.1,; 16.2.2 и 16.3.3 регистра 1, соединенных с группой 16 выхрД153в Устройства, снимаетс информаци о р есурса.х; вовлеченных в тупиковую ситуацию.At the end of the work, low potentials are formed at the outputs of all switches 18.i.j, which are fed to the inverse lines of the And 7 and po element. About Eroyoyuyu: This is the first pulse on his febKOjite fs5mire; he puts on a fresh mix that enters the inputs of the installation in the set of triggers 2 and 3 of the control and regkimma and zeroes them. At this point, the device finishes- .-; ;, ...;. - ;,,. : SvIkhoyov: 16.1.1 ,; 16.2.2 and 16.3.3 of register 1, connected to the group 16 of the VDD153 Devices, the resource information is retrieved; implicated in the impasse.
Если в процессе анализа на выхоах всех блоков А. 1-4.П коммутаторов будут сформированы низкие.потенциалы и устройство закончит свою работу, а ни один из триггеров 17.1.1 (i 1,ri) регистра 1 не будет в единичном состо ний, то это свидетельствует об отсутствии тупика и распредеении ресурсов вычислительной системы . ..If in the process of analysis, at the outlets of all blocks A. 1-4. Low switches are formed in the switches. The device finishes its work, and none of the trigger 17.1.1 (i 1, ri) register 1 will be in one state, This indicates the absence of a deadlock and the distribution of computing system resources. ..
Фор м у л а из обр е т е н и The form of the moon and of the sample
Устройство контрол распреде- 1ени peeypcdp, содержащее регистр, состо щий из счетных триггеров, триггер режима, с первого по п-й блокиA peeypcdp distribution control unit containing a register consisting of counting triggers, mode trigger, from the first to the nth block
коммутаторов, где п - число типов ресурсов системы, группу элементов И, причем выходы элементов И группы соединены с группой асинхронных единичных входов регистра, группа информационных входов устройства соединена с первыми входами элементов И группы , перва группа пр мых выходов ре- Q гистра соединена с группами информа- ционньк входов с первого по п-й блоков коммутаторов, отличающеес тем, что, с целью повышени оперативности контрол , устройство 5 содержит триггер управлени , генератор импульсов и четыре элемента И, причем втора группа пр мых выходов регистра вл етс группой выходов устройства, грзгппа инверсных выходов 0 регистра соединена с группами управ- л клцих .входов с первогр по п-й блоков коммутаторов, группы выходов которых соединены с группой счетных входов регистра и инверсными входами первого 5 элемента И, вход пуска устройства соединен с первым входом второго элемента И, выход которого соединен с S-BXO- дом триггера режима и входом сброса регистра инверсный выход триггера 0 режима соединен с вторым входом второго элемента И, пр мой .выход триггера режима соединен с входом пуска генератора импульсов, выход которого соединен с первыми входами третьего 5 и четвертого элементов И, вькод третьего элемента И соединен с синхронизируемым IK-ВХОДОМ триггера управлени и с вторыми входами элементов И группы , инверсный и пр мой выходы тригге- 0 ра зшравлени соединены соответственно с вторыми входами третьего и четвертого элементов И, выход четвертого элемента И соединен с входом синхронизации регистра и пр мым входом пер- 5 вого.Элемента И выход которого соединен с R-входами триггеров управлени и режима.switches, where n is the number of types of system resources, the group of elements is And, the outputs of elements And groups are connected to the group of asynchronous single inputs of the register, the group of information inputs of the device connected to the first inputs of elements And groups, the first group of direct outputs of the register Q is connected to groups of informational inputs from the first to the fifth block of switches, characterized in that, in order to increase the control efficiency, device 5 contains a control trigger, a pulse generator and four AND elements, the second group the register direct outputs is a group of device outputs; the inverse outputs 0 of the register are connected to the control groups of inputs from the first through switch blocks, the output groups of which are connected to the group of counting inputs of the register and the inverse inputs of the first 5 elements And , the start-up input of the device is connected to the first input of the second element I, the output of which is connected to the S-BXO- house of the mode trigger and the reset input of the register the inverse output of the mode 0 trigger connected to the second input of the second element I, the direct output of the trigger mode connected to the start input of the pulse generator, the output of which is connected to the first inputs of the third 5 and fourth elements AND, the code of the third element AND is connected to the synchronized IK-INPUT of the control trigger and the second inputs of the elements of the group, the inverse and direct outputs of the trigger-0 of the control source; connected to the second inputs of the third and fourth elements, respectively; the output of the fourth element, AND, is connected to the synchronization input of the register and the forward input of the first 5. Element And the output of which is connected to the R inputs of control triggers and the regime.
О Г О 0O G O 0
0о 1 о0o 1 o
1о о о, о о г О11о о о, о о г О1
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874328359A SU1509898A1 (en) | 1987-10-08 | 1987-10-08 | Device for monitoring resource distributor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874328359A SU1509898A1 (en) | 1987-10-08 | 1987-10-08 | Device for monitoring resource distributor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1509898A1 true SU1509898A1 (en) | 1989-09-23 |
Family
ID=21336353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874328359A SU1509898A1 (en) | 1987-10-08 | 1987-10-08 | Device for monitoring resource distributor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1509898A1 (en) |
-
1987
- 1987-10-08 SU SU874328359A patent/SU1509898A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР f 1015385, кл. G 06 Р 11/00, G 06 F 9/00, 1983. International Journal of Systems Science, 1979, v. 10, № 5, p. 477- 483, fig.3. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001200B1 (en) | Circuit for allocating access to a demandshared bus | |
EP0131658B1 (en) | A synchronisation mechanism for a multiprocessing system | |
SU1509898A1 (en) | Device for monitoring resource distributor | |
US3577086A (en) | Generator of delayed sequences employing shift register techniques | |
JPS6469973A (en) | Testing apparatus of lsi | |
SU1015366A1 (en) | Synchronization device | |
SU523410A1 (en) | Device for searching operands | |
SU1259285A1 (en) | Device for distributing jobs among processors | |
SU1282316A1 (en) | Generator of pseudorandom binary sequences | |
SU1297061A1 (en) | Device for checking resource allocation | |
SU1117631A1 (en) | Device for sorting numbers | |
SU1427368A1 (en) | Multichannel device for routing tasks to processors | |
SU596948A1 (en) | Multichannel priority arrangement | |
SU637810A1 (en) | Mn-digit number sorting arrangement | |
SU1164714A1 (en) | Device for monitoring power supply to computer | |
SU857890A1 (en) | Multi-channel device for integrated circuit functional testing | |
SU1128254A1 (en) | Priority device | |
SU1287173A1 (en) | Device for simulating channel switching network | |
SU1758858A1 (en) | Oscillator | |
RU1829033C (en) | Priority device | |
SU1532929A1 (en) | Device for distribution of problems among processors | |
SU1119172A1 (en) | Pulse distributor | |
SU1476468A1 (en) | Resource dispatcher monitor for computer system | |
SU1117628A1 (en) | Information input device | |
SU1332327A1 (en) | Device for mating processers in a computing system |