SU1501036A1 - Ячейка однородной структуры - Google Patents

Ячейка однородной структуры Download PDF

Info

Publication number
SU1501036A1
SU1501036A1 SU874402813A SU4402813A SU1501036A1 SU 1501036 A1 SU1501036 A1 SU 1501036A1 SU 874402813 A SU874402813 A SU 874402813A SU 4402813 A SU4402813 A SU 4402813A SU 1501036 A1 SU1501036 A1 SU 1501036A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
cell
output
elements
homogeneous
Prior art date
Application number
SU874402813A
Other languages
English (en)
Inventor
Рафаэль Гургенович Бурназян
Виталий Борисович Гунько
Сергей Александрович Шишковский
Original Assignee
Ростовское высшее военное командно-инженерное училище ракетных войск
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское высшее военное командно-инженерное училище ракетных войск filed Critical Ростовское высшее военное командно-инженерное училище ракетных войск
Priority to SU874402813A priority Critical patent/SU1501036A1/ru
Application granted granted Critical
Publication of SU1501036A1 publication Critical patent/SU1501036A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  построени  плоскостных однородных структур, реализующих произвольные логические функции. Цель изобретени  - сокращение аппаратурных затрат при построении однородных структур. Ячейка содержит информационные входы 1 и 2, настроечные входы 3 и 4, мажоритарный элемент 5, элементы И 6 и 7, элемент ЗАПРЕТ 8, элементы ИЛИ 9 и 10, выходы 11 и 12. При подаче сигналов настройки, принадлежащих множеству {0,1},  чейка реализует четыре вида функций. 1 табл., 3 ил.

Description

QJ2
с iS
СП
о62
8
СП
// о
со
05
03
(pus. 1
31501
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  однородных плоскостных структур, реализую- щих произвольные нормальные формулы (в том числе любые скобочные) из h букв, заданные в базисе И, ИЛИ, НЕ при условии равной достпучости пр мых и инверсных выходов источников информации .
Цель изобретени  - уменьшение избыточности однородной структуры за счет изменени  функциональных возможностей  чейки.
На фиг. 1 представлена функциональна  схема  чейки; на фиг. 2 - коммутационные и функциональные схемы, реализуемые  чейкой путем ее настройки; на фиг. 3 - пример реализации формулы древовидной схемой, вложенной в однородную структуру.
Ячейка содержит первый 1 и второй 2 информационные входы, первый 3 и второй 4 настроечные входы, трехвхо- довой мажоритарный элемент 5, первый 6 и второй 7 элементы И, элемент ЗАПРЕТ 8, первьй 9 и второй 10 элементы ИЛИ, первый 11 и второй 12 выходы  чейки.
Структура  чейки описываетс  следующей системой формул
f, a,,Z, (a,v а) Z, 1 г
Ячейка работает-следующим образом.
Не внешние- входы 1-4  чейки пода- 1ЮТСЯ логические переменные или их ин- версии, а также константы О и 1 в зависимости от требуемого вида реализу- емой функции в соответствии с таблицей .
В общем случае дл  реализации произвольной функции, заданной нормальной формулой из h букв, в базисе И, ИЛИ, НЕ при. равной доступности пр мых и инверсных выходов источников инфор- мации, строитс  древовидна  схема двухвход овых элементов И и ИЛИ, котора  вкладываетс  в пр моугольную плоскостную однородную структуру из  чеек, при этом в каждой строке структуры размещаетс  один каскад схемы. Под каскадов понимаетс  линей
на  однородна  структура из максимального количества элементов И и ИЛИ, вход ща  в древовидную структуру, причем каждый элемент -входит только в один каскад.
г 10
5
0
5 0
5
0
д
0
5
Ячейки структуры, соответствующие элементам И (ИЛИ) древовидной схемы, настраиваютс  на реализацию схемы фиг. 25 или схемы фиг. 2Ь. Остальные  чейки структуры настраиваютс  на реализацию схемы фиг. 2ct.
Входные переменные- подаютс  на однородную структуру следующим образом.
На вход i-й строки (i 1,2,..., h/2) однородной структуры подаютс  переменные, соответствующие первому входу начального элемента i-ro каскада древовидной схемы. Остальные переменные подаютс  на входы столбцов структуры, в которых размещаютс   чейки, соответствующие элементам древовидной схемы, вторые входы которых подключены к входам переменных .
Выходна  переменна  снимаетс  с выхода первой строки структуры.
На фиг. 3 изображена .однородна  структура, настроенна  на реализацию формулы:
Y (X,V Х)(ХзУ Х) V ( Хб)(Х Xg)i
(Xgv x,)(x,,vx,pv (x,vx,)(x,5vV
Коммутационные и функцинальные возможности предлагаемой  чейки позвол ют вход каждого столбца структуры использовать дл  подачи входной переменной . Поэтому число  чеек в однородной структуре и необходимое число настроечных входов определ ютс  соотношени ми
L (h - К) К, S 2(h - К) К,
где К - количество каскадов в древовидной схеме.

Claims (1)

  1. Формула изобретени 
    Ячейка однородной структуры,содер жаща  элемент ЗАПРЕТ, элемент И и ма- .жоритаркый элемент, причем первый ин- формационный вход  чейки соединен с первым входом мажоритарного элемента , второй ииформаци.онньш вход  чейки соединен с первым входом первого элемента И, отличающа с  тем, что, с целью сокращени  аппаратурных затрат, она содержит второй элемент И, первый и второй элементы ИЛИ, причем первьп настроечный вход  чейки соединен с вторым входом мажоритарного элемента, первый информационный вход  чейки соединен с первы входом второго элемента И, второй вход которого соединен с вторым настроечным входом  чейки, вторым входом первого элемента И и инверсным входом элемента ЗАПРЕТ, пр мой вход которого соединен с выходом ма- коритарного элемента, третий вход .которого соединен с вторым информа- дионным входом  чейки, первый выход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, второй вход первого элемента ИЛИ
    Я
    f о
    Qfi Of
    о
    с/г
    соединен с выходом элемента ЗАПРЕТ и первым входом второго э. ИЛИ, второй вход которог о соединен с выходом первого элемента И, а выход второго элемента ИШ1 соединен с вторым выходом  чейки.
    ET ::ii::i
    о 1 о 1
    a,Va
    a,Va,
    Примечание
    Фиг.25
    Фиг.2 а
    Фиг.2Ь
    Фиг.2 а
    Of
SU874402813A 1987-12-21 1987-12-21 Ячейка однородной структуры SU1501036A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874402813A SU1501036A1 (ru) 1987-12-21 1987-12-21 Ячейка однородной структуры

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874402813A SU1501036A1 (ru) 1987-12-21 1987-12-21 Ячейка однородной структуры

Publications (1)

Publication Number Publication Date
SU1501036A1 true SU1501036A1 (ru) 1989-08-15

Family

ID=21365597

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874402813A SU1501036A1 (ru) 1987-12-21 1987-12-21 Ячейка однородной структуры

Country Status (1)

Country Link
SU (1) SU1501036A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1092492, кл. G 06 F 7/00, 1983. Авторское свидетельство СССР № 1411732, кл. G 06 F 7/00, 26.01.87, . (54) ЯЧЕЙКА ОДНОРОДНОЙ СТРУКТУРЫ *

Similar Documents

Publication Publication Date Title
US3816725A (en) Multiple level associative logic circuits
US3129340A (en) Logical and memory circuits utilizing tri-level signals
KR880006612A (ko) 푸지 컴퓨터
SU1501036A1 (ru) Ячейка однородной структуры
US4675838A (en) Conditional-carry adder for multibit digital computer
KR900008055B1 (en) Decoding circuitry
SU1751744A1 (ru) Ячейка однородной структуры
KR870009285A (ko) 세 입력신호를 논리-연결하기 위한 모듈로-2 가산기
KR930015431A (ko) 중재자
SU1411732A1 (ru) Ячейка однородной структуры
SU1092492A1 (ru) Ячейка однородной структуры
SU807271A1 (ru) Многофункциональный логическийМОдуль
JPS57110076A (en) Booster circuit
SU1092491A1 (ru) Универсальный логический модуль
SU1275755A1 (ru) Распределитель импульсов /его варианты/
SU1381488A1 (ru) Сумматор по модулю три
RU2033635C1 (ru) Однородная коммутационная структура
SU1684790A1 (ru) Модуль логического устройства
SU840883A1 (ru) Многофункциональный логический модуль
SU1264162A2 (ru) Ячейка однородной структуры
SU1130901A1 (ru) Распределитель
SU1695293A1 (ru) Блок переноса сумматора
SU1667049A1 (ru) Устройство дл сравнени чисел
SU1188729A2 (ru) Устройство дл сравнени чисел
KR930008945B1 (ko) 주파수 카운터의 리세트 신호 발생회로