SU1494201A1

SU1494201A1 - Frequency multiplier

Info

Publication number: SU1494201A1
Application number: SU874319644A
Authority: SU
Inventors: Александр Валерианович Ермакович; Александр Иванович Щелканов
Original assignee: Предприятие П/Я М-5727
Priority date: 1987-10-21
Filing date: 1987-10-21
Publication date: 1989-07-15

Abstract

Изобретение относитс к радиотехнике и св зи. Цель изобретени - обеспечение оперативного изменени коэффициента умножени частоты в широком диапазоне частот входного сигнала. Умножитель частоты содержит триггеры 1 и 2, блок интегрировани 3, формирователь 4 пилообразного напр жени , управл емый источник 5 опорного напр жени , компаратор 6, операционный усилитель 7, D-триггер 8, счетчик 9, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 10, блок сравнени 11 кодов и ЦАП 12 и 13. Формирование импульсов требуемой частоты и скважности осуществл етс триггерами 1 и 2 и эл-том ИСКЛЮЧАЮЩЕЕ ИЛИ 10 из входного сигнала и выходной импульсной последовательности компаратора 6. При этом коэф. умножени определ етс только величиной значени двоичного кода на информационном входе ЦАП 12, что позвол ет обеспечить оперативное изменение коэф. умножени с минимальной дискретностью в процессе работы при непрерывном изменении умножаемой частоты. Дополнительное увеличение коэф. умножени осуществл етс путем увеличени разр дности счетчика 9 и ЦАП 13. 2 ил.The invention relates to radio engineering and communications. The purpose of the invention is to provide an operational change in the frequency multiplication factor in a wide frequency range of the input signal. The frequency multiplier contains triggers 1 and 2, the integration unit 3, the sawtooth voltage driver 4, a controlled voltage source 5, a comparator 6, an operational amplifier 7, a D-flip-flop 8, a counter 9, an ELIMINATIVE OR 10, a comparison unit 11 codes and D / A converters 12 and 13. Formation of pulses of the required frequency and duty cycle is carried out by triggers 1 and 2 and ELECTOR OR 10 from the input signal and the output pulse sequence of the comparator 6. At the same time, the coefficient of the comparator. multiplication is determined only by the value of the binary code value on the information input of the DAC 12, which allows for an operative change in the coefficient. multiply with minimal discreteness during operation with continuous change of the frequency to be multiplied. Additional increase in coefficients. multiplication is carried out by increasing the counter size of the counter 9 and the DAC 13. 2 Il.

Description

4four

со 4 юfrom 4 th

314314

Изобретение относитс к радиотехнике и св зи и может быть использовано в вычислительной технике и автоматике .Цель изобретени - обеспечение оперативного изменени коэффициента умножени частоты в широком диапазоне частот входного сигнала.The invention relates to radio engineering and communications, and can be used in computing and automation. The purpose of the invention is to provide for rapid changes in the frequency multiplication factor over a wide frequency range of the input signal.

На фиг. 1 представлена структур- на электрическа схема умножител , частотыi на фиг. 2 - временные диаграммы , по сн ющие его работу.FIG. 1 shows the structure of an electrical multiplier circuit, frequencies i in FIG. 2 - time diagrams that show his work.

Умножитель частоты содержит первый 1 и второй 2 триггеры,блок 3 интегрировани , формирователь 4 пилообразного напр жени , управл емый источник 5 опорного напр жени , компаратор 6, операционный усилитель 7, D-триггер 8, счетчик 9, элемент ИСКПЮЧАЮР1ЕЕ ИЛИ 10, блок 11 сравнени кодов и первый 12 и второй 13 цифроаналоговые преобразователи.The frequency multiplier contains the first 1 and second 2 triggers, the integration block 3, the sawtooth voltage driver 4, the control voltage source 5, the comparator 6, the operational amplifier 7, the D-flip-flop 8, the counter 9, the element IC-STYLE 1EE 10, the block 11 Comparing codes and first 12 and second 13 digital-to-analog converters.

Умножитель частоты работает следующим образом,The frequency multiplier works as follows,

Последовательность пр моугольных импульсов со скваж юстью равной двум поступает на вход блока 3, на установочный вход D-триггера 8 и на первый вход формировател 4, на второй вход которого поступает сигнал с выхода блока 3. Пилообразное напр жени с. выхода формировател 4 поступает на первый вход компаратора 6 и на управл ющий вход управл емого источника 5.A sequence of rectangular pulses with wells equal to two is fed to the input of block 3, to the installation input of the D-flip-flop 8 and to the first input of the former 4, to the second input of which a signal comes from the output of block 3. The sawtooth voltage c. the output of the imaging device 4 is fed to the first input of the comparator 6 and to the control input of the controlled source 5.

Выходное напр жение Кд управл емого ис- -очника 5 поступает на инвер- тирующи вход операционного усилител 7, на выходе которого формируетс выходное напр жение U,, завис щее от значени U и от значени двоичного кода N на информационном входе первого 1дифроаналогового преобразовател 12.The output voltage Cd of the controlled source -camp 5 is fed to the inverting input of the operational amplifier 7, the output of which produces the output voltage Uc depending on the value of U and the value of the binary code N at the information input of the first 1-D converter 12.

и,.и„|:.and, .and „| :.

где-п - число разр дов преобразова- ни цифроаналоговых преобразователей 12 и 13. Напр жение U, формируемое на выходе второго цифроаналогового преобразовател 13 и определ емое зна- чением U , на его опорном входе и значением двоичного кода N на выходе счетчика 9, поступает на второй вход компаратора 6.where n is the number of conversion bits of the digital to analogue converters 12 and 13. The voltage U generated at the output of the second digital to analogue converter 13 and defined by the value U, at its reference input and the value of the binary code N at the output of counter 9, arrives to the second input of the comparator 6.

и . 1 2 and 12

и N Кand N K

При каждом равенстве напр жений на первом и втором входах компаратора 6 последний срабатьшает, в результате чего значение двоичного кода на выходе счетчика 9 увеличиваетс иа единицу, а напр жение на выходе второго цифроаналогового преобразовател 13 возрастает на величинуWith each equality of voltages at the first and second inputs of the comparator 6, the latter triggers, as a result of which the binary code value at the output of counter 9 increases by one, and the voltage at the output of the second digital-to-analog converter 13 increases by

ли i % whether i%

Как только вьтолнитс равенство Nm N,-1 ,As soon as the equality Nm N, -1,

что соответствует достижению значени напр жени на втором входе компаратора 6which corresponds to the achievement of the voltage value at the second input of the comparator 6

,-., -.

на выходе блока сравнени 11 устанавливаетс 1, запреща дальнейшее изменение состо ний счетчика 9 по сигналу на его счетном входе.at the output of the comparator unit 11, it is set to 1, prohibiting the further change of the states of the counter 9 according to the signal at its counting input.

При достижении пилообразным напр жением и на первом входе компаратора 6 значени When a saw-tooth voltage is reached, and at the first input of the comparator, 6

и иand and

TI Ti

и в -and in -

kk

по фронту выходного сигнала компаратора 6 1 (с выхода блока сравнени 11) переписываетс в D-триггер 8, устанавлива счетчик 9 в исходное состо ние , что приводит к установлению на выходе блока 11 сравнени О, а напр жение на выходе второго цифро- аналогового преобразовател 13 принимает значениеon the front of the output signal of the comparator 6 1 (from the output of the comparator unit 11) is rewritten into the D-flip-flop 8, sets the counter 9 to the initial state, which leads to the establishment of the comparator O at the output of the unit 11, and the voltage at the output of the second digital-analog converter 13 takes the value

иand

1one

N N

и о -and about -

с приходом очередного импульса умножаемой частоты D-триггер 8 устанавливаетс в исходное .состо ние, снова разреша работу всего умножител частоты в цепом. ,1with the arrival of the next multiplied-frequency pulse, the D-flip-flop 8 is set to its original state, again allowing the operation of the entire frequency multiplier in the circuit. ,one

Формирование импульсов требуемой частоты и требуемой скважности осуществл етс триггерами 1 и 2 и элементом 10 из входного сигнала и выходной импульсной последовательности компаратора 6 согласно приведеннымThe formation of pulses of the required frequency and the required porosity is carried out by the triggers 1 and 2 and the element 10 of the input signal and the output pulse sequence of the comparator 6 as shown

на фиг. 2 временным диаграммам, где представлены входной сигнал умножител частоты (фиг. 2а), выходной сигнал первого триггера 1 (фиг. 2б), выходной сигнал блока 3 (фиг. 2в), сигналы на первом и втором входах компаратора 6 (фиг. 2г), сигнал на выходе компаратора 6 (фиг. 2д), сигналы на выходах i epaoro, второго и третьего разр дов счетчика 9 (фиг. 2е,ж,з), сигнал на выходе блока сравнени 11 (фиг. 2и), сигнал на выходе D-триггера 8 (фиг. 2к), сигнал на выходе второго триггера (фиг. 2л), сигнал на выходе умножител частоты (фиг. 2м).in fig. 2 time diagrams, where the input signal of the frequency multiplier (Fig. 2a), the output signal of the first trigger 1 (Fig. 2b), the output signal of block 3 (Fig. 2b), the signals at the first and second inputs of the comparator 6 (Fig. 2d) are presented , the signal at the output of the comparator 6 (Fig. 2e), the signals at the outputs i epaoro, the second and third bits of the counter 9 (Fig. 2e, g, h), the signal at the output of the comparator unit 11 (Fig. 2i), the output signal D-flip-flop 8 (Fig. 2k), the signal at the output of the second trigger (Fig. 2l), the signal at the output of the frequency multiplier (Fig. 2m).

Частота следовани импульсов на выходе элемента 10Pulse frequency at the output of element 10

eirreirr

N N

к to

где f gx - частота входного сигнала.where f gx is the frequency of the input signal.

Таким образом, коэффициент жени определ етс только величиной N|, что позвол ет обеспечить оперативное изменение коэффициента умножени с минимальной дискретностью в процессе его работы лрн непрерывном изменении умножаемой частоты.Thus, the coefficient of the marriage is determined only by the value of N |, which allows for an operative change in the multiplication factor with minimal discreteness during its operation and a continuous change in the frequency to be multiplied.

Дополнительное увеличение коэффициента умножени умножител частоты осуществл етс путем увеличени разр дности счетчика 9 и второго цифро- аналогового преобразовател 13.An additional increase in the multiplication factor of the frequency multiplier is achieved by increasing the bit width of the counter 9 and the second digital-to-analog converter 13.

Claims

Формула изобретени Invention Formula

Умножитель частоты, содержащий блок интегрировани , компаратор, управл емый источник опорного напр жени и первый триггер, причем счетный вход первого триггера соединен с входом блока интегрировани , а первый вход компаратора -. с управл ющим входом управл емого источника опорного напр жени , отличающийс тем, что, с целью обеспе0A frequency multiplier containing an integrator, a comparator, a controlled voltage source and a first trigger, the counting input of the first trigger connected to the input of the integrator, and the first input of the comparator. with a control input of a controlled voltage source, characterized in that, in order to provide

5five

00

5five

00

5five

00

5five

чени оперативного изменени коэффициента умножени частоты в широком диапазоне частот входного сигнала, введены последовательно соединенные счетчик, блок сравнени кодов и D-триггер, второй триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь пилообразного напр жени , первый и второй цифроаналоговые преобразователи и операционный усилитель, выход которого соединен с опорными входами первого и второго цифроаналоговых преобразователей, выход управл емого источника опорного напр жени соединен с выходом первого цифроаналогово- го преобразовател и с инвертирующим входом операционного усилител , неинвертирующий вход которого соединен с общей шиной, выход счетчика соединен с информационным входом второго цифроаналогового преобра зовател , выход которого соединен с вторым входом компаратора, установочный вход D-триггера соединен с входом блока интегрировани и с первым входом формировател пилообразного напр жени , второй вход которого соединен с выходом блока интегрировани , выход формировател пилообразного напр жени соединен с первым входом компаратора, выход которого соединен со счетными входами второго триггера , счетчика и D-триггера, выход блока сравнени кодов соединен с управл ющим входом счетчика, установочный вход которого соединен с выходом D-триггера, информационный вход первого цифроаналогового преобразовател соединен с вторым информационным входом блока сравнени кодов и вл етс входом установки коэффициента умножени , выходы первого и второго триггеров соединены соответственно с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого вл етс выходом умножител частоты.An operational change of the frequency multiplication factor in a wide frequency range of the input signal, serially connected counter, code comparison unit and D-flip-flop, second flip-flop, EXCLUSIVE OR element, sawtooth driver, first and second digital-to-analog converters, and operational amplifier, whose output is connected with the reference inputs of the first and second digital-to-analog converters, the output of the controlled source of the reference voltage is connected to the output of the first digital-analogue converter the driver and with the inverting input of the operational amplifier, the non-inverting input of which is connected to the common bus, the output of the counter is connected to the information input of the second digital-to-analog converter, the output of which is connected to the second input of the comparator a sawtooth voltage, the second input of which is connected to the output of the integrator, the output of the sawtooth voltage former connected to the first input of the comparator, the output Which is connected to the counting inputs of the second trigger, counter and D-trigger, the output of the code comparison unit is connected to the control input of the meter, the installation input of which is connected to the D-trigger output, the information input of the first digital-analog converter is connected to the second information input of the code comparison unit and is the input of the setting of the multiplication factor, the outputs of the first and second triggers are connected respectively to the first and second inputs of the EXCLUSIVE OR element, the output of which is the output multiplies L frequency.