SU148595A1 - Binary counter - Google Patents
Binary counterInfo
- Publication number
- SU148595A1 SU148595A1 SU738059A SU738059A SU148595A1 SU 148595 A1 SU148595 A1 SU 148595A1 SU 738059 A SU738059 A SU 738059A SU 738059 A SU738059 A SU 738059A SU 148595 A1 SU148595 A1 SU 148595A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- auxiliary
- main
- inputs
- triggers
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Известны двоичные счетчики, в которых отсутствует последовательное распределение единиц переноса, состо щие из потенциальных логических схем и триггеров.Binary counters are known in which there is no consistent distribution of transfer units consisting of potential logic circuits and flip-flops.
Предлагаемый двоичный счетчик отличаетс тем, что дл увеличени надежности в нем применены два триггерных регистра: основной и вспомогательный. Выходы основного регистра подсоединены ко входам вспомогательного через логические схемы, предназначенные дл занесени во вспОМОгательный регистр числа, на единицу большего чем в основном, а выходы вспомогательного регистра соединены со входами основного через вентили переписи, вторые входы которых соединены с выходом командного триггера, подключенного ко входу устройства .The proposed binary counter is characterized in that, in order to increase its reliability, two trigger registers are used in it: the main and the auxiliary. The outputs of the main register are connected to the inputs of the auxiliary via logic circuits designed to enter into the auxiliary register a number larger than the main ones, and the outputs of the auxiliary register are connected to the inputs of the main register through census gates, the second inputs of which are connected to the input devices.
Дл уменьшени количества оборудовани в счетчике регистры разбиты на группы, входы управлени которых соединены с командными триггерами, а вход командного триггера через схему h соединен с нулевыми выходами триггеров вспомогательного регистра предыдущей группы.To reduce the number of equipment in the counter, the registers are divided into groups, the control inputs of which are connected to the command triggers, and the input of the command trigger through the h circuit is connected to the zero outputs of the triggers of the auxiliary register of the previous group.
На фиг. 1 приведена функциональна схема одной группы разр дов описываемого счетчика; на фиг. 2 - схема счетчика из т групп.FIG. 1 shows a functional diagram of one group of bits of the counter being described; in fig. 2 is a diagram of a counter of m groups.
Описываемый двоичный счетчик состоит из основного регистра / и вспомогательного регистра П, командного триггера /// и триггера IV гашени . В интервал между импульсами счета во вспомогательном регистре // устанавливаетс число, на единицу большее числа /( дл сосчитанных импульсов, т. е. число K. + L Дл осуществлени такой логики работы счетчика служат логические схемы (где п - число разр дов счетчика), включенные между выходами основного и входами вспомогательного регистра. Пр-иход щий импульс счета (вход 2) поступает сразу на все разр ды регистра // и включает обратную св зь в его элементах. При этом фиксируетс состо ние регистра // на врем передачи информации из регистра // в основной регистр / через вен№ 148595- 2 тили 3-3 переписи, на вторые входы которых в момент передачи поступает сигнал с единичного выхода командного триггера ///. Одновременно , сигнал с нулевого выхода триггера /// запрещает подачу какойлибо информации из регистра / в регистр //. Триггер IV гашени , запускаемый также импульсом счета, выдает команду на гашение основного регистра, чем разрывает обратную св зь в его элементах. После окончани действи счетного импульса в регистре // разрываетс обратна св зь и устанавливаетс число К+2,The described binary counter consists of a main register / and auxiliary register P, a command trigger ///, and a quench trigger IV. In the interval between the counting pulses in the auxiliary register // a number is set, one is greater than the number of / (for the counted pulses, i.e., the number K. + L) Logic circuits (where n is the number of counter bits) serve to implement this logic of the counter. connected between the main outputs and the inputs of the auxiliary register. An incoming counting pulse (input 2) goes immediately to all bits of the register // and includes feedback in its elements. At the same time, the state of the register // is recorded for the period of information transfer from register // to about main register / through vein Nos. 148595- 2 or 3-3 of the census, the second inputs of which receive a signal from a single output of a command trigger /// at the moment of transmission. into the register //. The trigger IV of quenching, also triggered by the counting pulse, issues a command to damp the main register, thereby breaking the feedback in its elements. When the counting pulse in the register // terminates, the feedback is broken and the number K + 2 is established,
Таким образом, к моменту прихода следующего импульса счета в основном регистре / находитс информаци , соответствующа числу К+1, прищедших ранее импульсов, а во вспомогательном регистре // - число К.-1г2При данном построении схемы счетчика при большом числе разр дов резко увеличиваетс количество логических схем / .1п, предназначенных , как указывалось, дл занесени во вспомогательный регистр числа, на единицу большего, чем число в основном регистре. Поэтому в описываемом счетчике регистры разбиваютс на т аналогичных групп по 4-5 разр дов в каждой, входы управлени которых соединены с командными триггерами III .film. Вход каждого командного триггера через схему h 4 соединены с нулевыми выходами триггеров вспомогательного регистра (//- ///п) предыдущей группы. При такой логике схемы импульс счета в следующую (вторую) группу передаетс только тогда, когда во всех разр дах первой группы вспомогательного регистра имеютс нули. Если же командный триггер второй группы не сработал, то триггеры регистров второй группы не реагируют на сквозную команду гашени , поступающую от триггера /// гашени , общего дл всех групп счетчика, по щине 5.Thus, by the time of arrival of the next counting pulse, in the main register / there is information corresponding to the number K + 1, previously received pulses, and in the auxiliary register // the number K.-1r2. With this construction of the counter circuit, with a large number of bits, the number logic circuits / .1п, intended, as indicated, to enter into the auxiliary register a number one greater than the number in the main register. Therefore, in the described counter, the registers are divided into tons of similar groups of 4-5 bits each, the control inputs of which are connected to command triggers III .film. The input of each command trigger through the h 4 circuit is connected to the zero outputs of the auxiliary register triggers (// - /// п) of the previous group. With this logic, the counting pulse to the next (second) group is transmitted only when there are zeros in all bits of the first group of the auxiliary register. If the command trigger of the second group did not work, then the triggers of the registers of the second group do not respond to the pass-through quench command from the /// quench trigger, common to all groups of the counter, along the board 5.
Аналогично, перенос в третью группу произойдет только в том случае , если во всех разр дах вспомогательных регистров первой и второй группы имеютс нули.Similarly, the transfer to the third group will occur only if there are zeros in all the bits of the auxiliary registers of the first and second groups.
Описываемый двоичный счетчик обладает высокой надежностью, так как в нем не используютс триггеры со счетным входом.The described binary counter is highly reliable, since it does not use triggers with a counting input.
Предмет изобретени Subject invention
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU738059A SU148595A1 (en) | 1961-07-13 | 1961-07-13 | Binary counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU738059A SU148595A1 (en) | 1961-07-13 | 1961-07-13 | Binary counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU148595A1 true SU148595A1 (en) | 1961-11-30 |
Family
ID=48303834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU738059A SU148595A1 (en) | 1961-07-13 | 1961-07-13 | Binary counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU148595A1 (en) |
-
1961
- 1961-07-13 SU SU738059A patent/SU148595A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2735005A (en) | Add-subtract counter | |
US3139540A (en) | Asynchronous binary counter register stage with flip-flop and gate utilizing plurality of interconnected nor circuits | |
GB751592A (en) | Improvements in and relating to binary digital computing and counting apparatus | |
US2729812A (en) | Apparatus for converting digital information to an analog voltage | |
US3413449A (en) | Rate registering circuit | |
ES380296A1 (en) | Call-number monitors for telephones | |
US3341693A (en) | Pulse counter | |
SU148595A1 (en) | Binary counter | |
US3339145A (en) | Latching stage for register with automatic resetting | |
GB1009681A (en) | Multistable circuits | |
US3191067A (en) | Logical gating and routing circuit | |
US3145292A (en) | Forward-backward counter | |
US3515341A (en) | Pulse responsive counters | |
US3581068A (en) | Counter controlled digital limit detector | |
GB991765A (en) | Incremental integrator and differential analyser | |
US3200264A (en) | Random selector | |
US3182306A (en) | Converter | |
US3219805A (en) | Gated counters | |
GB1339188A (en) | Bidirectional counter | |
GB925090A (en) | Computer register | |
US3311737A (en) | Bidirectional decade counter | |
US3549912A (en) | Jk flip-flop | |
SU559415A2 (en) | Impulse Protection Device | |
US3084286A (en) | Binary counter | |
GB792965A (en) | Data selection device |