SU1485413A1 - Code converter - Google Patents

Code converter Download PDF

Info

Publication number
SU1485413A1
SU1485413A1 SU874328585A SU4328585A SU1485413A1 SU 1485413 A1 SU1485413 A1 SU 1485413A1 SU 874328585 A SU874328585 A SU 874328585A SU 4328585 A SU4328585 A SU 4328585A SU 1485413 A1 SU1485413 A1 SU 1485413A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
converter
trigger
elements
Prior art date
Application number
SU874328585A
Other languages
Russian (ru)
Inventor
Sergej Yu Petunin
Vladimir V Samojlenko
Original Assignee
Sergej Yu Petunin
Vladimir V Samojlenko
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sergej Yu Petunin, Vladimir V Samojlenko filed Critical Sergej Yu Petunin
Priority to SU874328585A priority Critical patent/SU1485413A1/en
Application granted granted Critical
Publication of SU1485413A1 publication Critical patent/SU1485413A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано в системах передачи дан2The invention relates to computing and can be used in transmission systems dan2

ных по цифровым каналам для преобразования последовательного кода в параллельный. Изобретение позволяет сократить длину передаваемых кодограмм за счет исключения из них маркера конца, чем обеспечивается повышение быстродействия преобразователя. Преобразователь кодов содержит элементы И 1-5, триггер 6, элемент 7, регистр 8 сдвига, блок 9 элементов И, 'программно-логическую матрицу 10, счетчик 11 импульсов и элемент ИЛИ-НЕ 12. 1 ил., 1 табл.digital channels to convert serial code into parallel. The invention allows to reduce the length of the transmitted codograms due to the exclusion of an end marker from them, which ensures an increase in the speed of the converter. The code converter contains And 1-5 elements, trigger 6, element 7, shift register 8, block 9 of elements AND, program-logic matrix 10, counter 11 pulses, and element OR NOT 12. 1 ill., 1 tab.

δ и 1485413δ and 1485413

>>

33

14854131485413

4four

Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных по цифровым каналам для преобразования $ последовательного кода в параллельный.The invention relates to computing and can be used in data transmission systems over digital channels to convert $ serial code into parallel.

Целью изобретения является повышение быстродействия преобразователя за счет сокращения данных передаваемой кодограммы. ЮThe aim of the invention is to increase the speed of the Converter by reducing the data transmitted codogram. YU

На чертеже приведена функциональная схема преобразователя кодов.The drawing shows the functional diagram of the code converter.

Преобразователь кодов содержит первый 1, второй 2, третий 3, четвертый 4 и пятый 5 элементы И, триггер 6, 15The code converter contains the first 1, second 2, third 3, fourth 4 and fifth 5 elements AND, trigger 6, 15

элемент ИЛИ 7, регистр 8 сдвига, блок 9 элементов И, программно-логическую матрицу (ПЛМ) 10, счетчик II импульсов и элемент ИЛИ-НЕ 12.the element OR 7, the shift register 8, the block 9 elements AND, the program-logical matrix (PLA) 10, the counter II pulses and the element OR-NOT 12.

На чертеже обозначены первый уп- 20 < равняющий 13, информационный. 14 и второй управляющий 15 входы преобразователя, а также выход 16 преобразователя.In the drawing, the first control is indicated - 20 <equal to 13, informational. 14 and the second control 15 inputs of the converter, as well as the output 16 of the converter.

ПЛМ 10 обеспечивает дешифрацию по- 25 лученных с регистра 8 сдвига через блок 9 элементов И кодограмм переменной длины к виду, в котором они представлены при преобразовании их из параллельного кода в последователь- 30 ный. Например, необходимо преобразовать семь полученных кодограмм различной длины. Таблица описывает соответствие входных кодов XI-Х5 (информационная часть кодограмм подчерк- 35 нута) выходным кодам.The PLM 10 provides decryption of the 25 elements AND variable length codograms obtained from the shift register 8 through the block 9 to the form in which they are presented when converting them from a parallel code to a serial one. For example, it is necessary to convert seven received codograms of various lengths. The table describes the correspondence of the input codes XI-X5 (information part of the 35-numbered codograms) to the output codes.

Вход 13 предназначен для приема тактовых импульсов частотой ί1, а вход 15 - частотой ί2. При этом €г»£1. Вход 14 является информацион-40 ным входом устройства. сInput 13 is designed to receive clock pulses of frequency ί 1 , and input 15 - frequency ί 2 . With this € r »£ 1 . Input 14 is the information input of the device. with

Преобразователь работает следующим образом,The converter works as follows

В результате прихода маркера начала кодограммы (вход 14) и при нали- 45As a result of the arrival of the start of the codogram (entry 14) and with 45

, чии "I" на прямом выходе триггера 6 на выходе элемента И 3 формируется единичный сигнал, который открывает элемент И 2, обнуляет регистр 8, закрывает элементы И 4 и I. После это- зд го на время действия маркера начала кодограммы счетчиком II (по суммирующему входу) осуществляется подсчет числа импульсов, следующих с частотой £г с входа 15 через открытый эле-55 мент И 2. Как только счетчик 11 зафиксирует первый импульс, на выходе элемента ИЛИ 7 формируется единичный сигнал, который подготавливает, "I" on the direct output of trigger 6 at the output of element 3 forms a single signal, which opens element 2, resets register 8, closes elements 4 and I. After this, for the time the marker starts, the start of the codogram by counter II ( on the summing input), the number of pulses following with a frequency £ g from input 15 through an open element 55 is calculated. As soon as counter 11 detects the first pulse, a single signal is generated at the output of the element OR 7, which prepares

к работе элемент И 1 и закрывает блок 9 элементов И. По окончании действия маркера начала кодограммы на выходе элемента 3 формируется нулевой сигнал. В результате закрывается .элемент И 2, открывается элемент И 1, а на выходе элемента И 4 формируется единичный сигнал, который обеспечивает перевод триггера 6 в нулевое состояние. После появления "1" на инверсном выходе триггера 6 открывается элемент И 5, т.е. начинается этап приема информационной части кодограммы.And 1 closes to work the block 9 elements I. At the end of the action of the start of the codogram marker, the zero signal is generated at the output of element 3. As a result, the AND element 2 is closed, the AND 1 element is opened, and a single signal is generated at the output of the And 4 element, which ensures the transfer of the trigger 6 to the zero state. After the appearance of "1" on the inverse output of the trigger 6, the element And 5 opens, i.e. the stage of receiving the information part of the codogram begins.

Данный этап состоит в записи информации, поступающей с информационного входа 14 преобразователя на информационный вход регистра 8 сдвига в темпе синхроимпульсов, поступающих с первого управляющего входа 13 преобразователя через открытый элемент И 1 на первый управляющий вход регистра 8 сдвига. Одновременно синхроимпульсы частотой £$ через открытый элемент И 5 поступают на вычитающий вход счетчика 11. Данный процесс продолжается до тех пор,пока на выходе счетчика 11 не формируется нулевой сигнал, т.е, не сосчитается вся информационная часть кодограммы. Как только на выходе элемента ИЛИ 7 формируется нулевой сигнал (обнулится счетчик 11), закроется элемент И 1 й откроется блок 9 элементов И, обеспечивая прохождение полученной кодограммы на вход ПЛМ 10, где она преобразуется из параллельной кодограммы переменной длины в кодограмму фиксированной длины. Кроме того, "О” на выходе элемента ИЛИ 7 благодаря инверсии элемента ИЛИ-НЕ 12 и совместно с ”0" на выходе элемента И 4 обеспечивает перевод триггера 6 ’в единичное состояние. В результате открывается элемент И 3 и закрывается элемент И 5, т.е. преобразователь готов к приему очередной кодограммы.This stage consists in recording information from the information input 14 of the converter to the information input of the shift register 8 in the clock rate received from the first control input 13 of the converter through the open element I 1 to the first control input of the shift register 8. At the same time, clock pulses of frequency £ $ through an open element And 5 arrive at the subtracting input of counter 11. This process continues until a zero signal is generated at the output of counter 11, that is, the entire information part of the waveform is not counted. As soon as the zero signal is formed at the output of the element OR 7 (counter 11 clears), the AND element will close. Block 9 of the AND elements will open, ensuring that the received codogram passes to the input of the PLM 10, where it is converted from a parallel variable length codogram to a fixed length cogogram. In addition, the “O” at the output of the element OR 7, by inverting the element OR-NO 12 and together with the “0” at the output of the element AND 4, ensures that the trigger 6 ′ is switched to a single state. As a result, the element And 3 opens and the element 5 closes, i.e. the transducer is ready to receive a regular codogram.

Claims (1)

Формула изобретенияClaim Преобразователь кодов, содержащий элементы И, триггер и элемент ИЛИ; выход первого элемента И соединен с первым управляющим' входом регистра сдвига, выходы которого соединены с первыми входами блока элементов И, выходы которого соединены с входами программно-логической матрицы, выхо5A code converter containing AND elements, a trigger and an OR element; the output of the first element And is connected to the first control 'input of the shift register, the outputs of which are connected to the first inputs of the block of elements And, the outputs of which are connected to the inputs of the program-logic matrix, output 5 14854131485413 ды которой являются выходом преобразователя, выход второго элемента И соединен с суммирующим входом счетчика импульсов, первый прямой вход пер- $ вого элемента И является управляющим входом преобразователя, первый вход второго элемента И объединен с первым входом третьего элемента И й является информационным входом преобразователя,1 о отличающийся тем, что, с целью повышения быстродействия преобразователя за счет сокращения данных передаваемой кодограммы,в преобразователь введен элемент ИЛИ-НЕ, выход 15 которого соединен с 8-входом триггера, прямой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с инвертирующим входом четвертого элемента И, с 20 вторым управляющим входом регистра сдвига, с инвертирующим входом первого элемента И и с вторым входом второго элемента И, инверсный выход триггера соединен с первым входом пятого элемента И, выход которого со, ткнен с вычитающим входом счетчика импульсов, выходы которого соединены сWhich are the converter output, the output of the second element And is connected to the summing input of the pulse counter, the first direct input of the first element And is the control input of the converter, the first input of the second element And is combined with the first input of the third element And is the information input of the converter, 1 O characterized in that, in order to increase the speed of the converter by reducing the data of the transmitted waveform, an OR-NOT element is introduced into the converter, the output 15 of which is connected to the 8-input of the trigger The ERA whose direct output is connected to the second input of the third element I, the output of which is connected to the inverting input of the fourth element I, to the 20th second control input of the shift register, to the inverting input of the first element I and to the second input of the second element I, the inverse output of the trigger is connected to the first input of the fifth element I, the output of which is co, connected with the subtracting input of the pulse counter, the outputs of which are connected to 66 входами элемента ИЛИ, выход которого соединен с вторым входом четверто го элемента И, с входом элемента ИЛИНЕ, с вторым.входом блока элементов 1 И и с вторым прямым входом перного элемента И, выход четвертого элемента И соединен с К-входом триггера, информационный вход регистра сдвига подключен к первому входу второго эле мента И, третий вход которого является вторым управляющим входом преобразователя, второй вход пятого элемен та И подключен к первому прямому входу первого элемента И.the inputs of the OR element, the output of which is connected to the second input of the fourth element AND, to the input of the element ILINE, to the second input of the block of elements 1 AND, and to the second direct input of the first element AND, the output of the fourth element AND is connected to the K input of the trigger, information input the shift register is connected to the first input of the second element I, the third input of which is the second control input of the converter, the second input of the fifth element I is connected to the first direct input of the first element I. Входы ПЛМ PLM inputs Выходы ПЛМ Outlets PLA Х5И X5 and хз| xs | Х2 X2 XI Xi УЗ Ultrasound У2 Y2 У. W. 0 0 0 0 0 0 1 one 0 0 1 one 0 0 0 0 0 0 0 0 0 0 0 0 1 one 0 0 1 one 0 0 0 0 0 0 1 one 0 0 1 one 1 one 1 one 0 0 0 0 0 0 1 one 0 0 0 0 0 0 0 0 1 one 1 one 0 0 1 one 0 0 0 0 1 one 0 0 1 one 0 0 1 one 1 one 0 0 0 0 0 0 1 one 1 one 1 one 0 0 1 one 0 0 1 one 0 0 0 0 0 0
SU874328585A 1987-11-18 1987-11-18 Code converter SU1485413A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874328585A SU1485413A1 (en) 1987-11-18 1987-11-18 Code converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874328585A SU1485413A1 (en) 1987-11-18 1987-11-18 Code converter

Publications (1)

Publication Number Publication Date
SU1485413A1 true SU1485413A1 (en) 1989-06-07

Family

ID=21336444

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874328585A SU1485413A1 (en) 1987-11-18 1987-11-18 Code converter

Country Status (1)

Country Link
SU (1) SU1485413A1 (en)

Similar Documents

Publication Publication Date Title
US3395400A (en) Serial to parallel data converter
US4443765A (en) Digital multi-tapped delay line with automatic time-domain programming
SU1485413A1 (en) Code converter
EP0297581A3 (en) Pseudo-noise sequence generator
SE9303338L (en) Signal processing unit which converts input transmission rate to a separate output transmission rate therefrom
JPS6382014A (en) Generating circuit for pseudo-random noise code
SU970372A1 (en) Multi-channel priority device
ES2070557T3 (en) DATA PROCESSING SYSTEM WITH VARIOUS FREQUENCIES OF CLOCK IMPULSES.
SU1089597A2 (en) Synchronizing signal generator for information readout device
US3623021A (en) Digital weighting multiplexer with memory
SU1425815A1 (en) Univibrator
SU1003068A1 (en) Converter of binary-decimal numbers into binary ones
SU1658391A1 (en) Serial-to-parallel code converter
SU1049897A1 (en) Binary code/unitary code converter
SU1683006A1 (en) Device for dividing by two serial codes of &#34;gold&#34; proportion
SU1418692A2 (en) Data input device
SU839065A1 (en) Device for computing the difference of pulse trains
RU2012146C1 (en) Device for transmitting and receiving digital signals
SU1474853A1 (en) Parallel-to-serial code converter
SU907541A1 (en) Device for data word gating
SU1091162A2 (en) Priority block
SU1644123A1 (en) Device for data input
SU1495784A1 (en) Adder
SU799135A2 (en) Device for majority decoding of binary codes at triple doubling of messages
SU1211740A1 (en) Interface for linking using equipment with communication channel