SU1481788A1 - Матричное устройство формировани векторов пути соединени - Google Patents
Матричное устройство формировани векторов пути соединени Download PDFInfo
- Publication number
- SU1481788A1 SU1481788A1 SU874208774A SU4208774A SU1481788A1 SU 1481788 A1 SU1481788 A1 SU 1481788A1 SU 874208774 A SU874208774 A SU 874208774A SU 4208774 A SU4208774 A SU 4208774A SU 1481788 A1 SU1481788 A1 SU 1481788A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- switch
- unit
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки информации. Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени последовательного формировани двоичных векторов пути соединени отношений на основе заданных номеров вершин с помощью матрицы инцидентности и уменьшение аппаратурной избыточности за счет уменьшени количества шин. Дл достижени поставленной цели в устройство, содержащее генератор 4 последовательности импульсов, блок 3 микропрограммного управлени и операционный блок 1, введен блок 2 поиска информации и соответствующие св зи. 2 з.п.ф-лы, 6 ил., 1 табл.
Description
/Г/ГЛУ v
ifltr
i
J
00
vj
00 00
W
/
V
Фие.1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки информации.
Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени последовательного формировани двоичных векторов пути соединени отношений на основании заданных номеров вершин с помощью матрицы инцидентности и уменьшение аппаратурной избыточности за счет уменьшени количества шин.
На фиг.1 изображена схема устройства; на фиг.2 -.схема операционного блока; на фиг.З - схема блока поиска; на фиг.4 - схема блока микропрограммного управлени ; на фиг.5 - схема блока генерации импульсов; на фиг.6 - форма микрокоманды.
Устройство (фиг.1) содержит операционный блок 1, блок 2 поиска,блок 3 микропрограммного управлени ,генератор 4 последовательности импульсов , первый информационный вход 5, вход 6 запуска, второй информационный вход 8.
Операционный блок 1 (фиг.2) содержит коммутаторы 9-11 , () элементов 12 однородной структуры.
Блок 2 поиска (фиг.З) содержит триггер 13, одновибратор 14, регистры 15 и 16, счетчик 17, элемент И 18, элемент ИЛИ 19, одновибратор 20, триггер 21, схему 22 сравнени , генератор 23 импульсов.
Блок 3 микропрограммного управлени (фиг.4) содержит коммутатор 24, шифратор 25, элемент ИЛИ 26, узел 27 микропрограммного управлени , регистр 28.
Генератор 4 последовательности импульсов содержит счетчик 29, К элементов ИЛИ 30, элемент И 31, регистр 32, генератор 33.
Блок микропрограммного управлени имеет следующие выходы: В - адрес вертикальной линии, КИМП - количество импульсов (управление чейки на пересечении линий шин), ОДН1 - управление одновибратором 20, ГИ1 - запуск генератора 23 блока 2, КРГ1 - инверсный код количества импульсов . в регистре 32, ШФ - управление шифратором 25, ГИ2 - запуск генератора 4, ПРИОР - управление коммутатором 10, К1 - управление коммутатором 24, СБРОС - сброс счетчика 17, ПР1 - прием кода в регистр 16, ПР2 - загрузка содержимого регистра 16 в счетчик 17. Устройство работает следующим об- разом.
Перед запуском блока микропрограммного управлени в регистр 28 загружаетс номер первой вершины соединени , который через коммутатор 24 попадает на управл ющий вход коммутатора 10. В результате этого на операционный матрице оказываетс выбранным вертикальный столбец (шина) с номером , равным заданному номеру вер5 шины. Управление режимами работы устройства ведетс с помощью блока 3 микропрограммного управлени узла 27 микропрограммного управлени . Работа устройства состоит из нескольких
0 циклов и заключаетс в следующем.Операционна матрица, содержаща элементы 12, раздел етс на несколько операционных областей, определ емых адресами вертикальных шин. Область,оп5 редел ема адресами вертикальных линий 1-N, хранит квадратную матрицу NxN - матрицу смежности, элементами которой вл ютс единицы или нули. Область, определ ема адресами N+1 о 2N, также хранит модифицированную матрицу смежности .
Формирование пути соединени производитс следующим образом.
Вначале в операционную область, определ емую номером вертикальной шины 2N+3, заноситс столбец матрицы смежности, определ емый кодом в регистре 28. Адрес операционной области определ етс кодом микрокоманды (фиг.6). Приоритет адреса с выхода пол микрокоманды определ етс полем ПРИОР. Наличие единицы в этом поле определ ет переключение коммутатора 10 несмотр на наличие кода на первом входе коммутатора 10. Пусть в регистре 28 задан код вершины 1.
Последовательность действий устройства следующа .
1.Выходы элементов, расположенных на вертикальной линии, подклю0 чаютс к общей шине (горизонтальной).
2.Принимаетс код из общей шины в элементы вертикальной щины К (адрес К фиксированный и определ етс содержимым пол микрокоманды ВЕРТ).
5- 3. Отключаютс от общей шины элементы линии 1.
4. Подключаютс выходы элементов линии К к общей шине.
5
0
5
51
5. Запускаетс одновибратор 20 (поле ОДН1). В результате триггер 21 сбрасываетс , разблокиру элемент И 18, и из счетчика 17 начинает в каждом такте вычитатьс 1 сигналами с выхода генератора 23, запуск которого определ етс полем ГИ1. Выход коммутатора 11 подключен к входу установки в 1 триггера 21, причем со- ответствующий выход линии горизонтальной (общей) шины определ етс выходом счетчика 17. При наличии 1 на соответствующей линии горизонтальной общей шины триггер 21 устанавли- ваетс в 1м, элемент И 18 блокируетс и код с выхода счетчика 17 заноситс в регистр 15. Поле К1 к этому времени переключает коммутатор 24, таким образом, что вместо регистра 2 к его выходу подключаетс регистр 15 В следующем цикле адрес вертикальной линии матрицы смежности определ етс выходом регистра 15.
6 Отключаетс вертикальна лини К от горизонтальной общей шины.
7. Осуществл етс переход к п.1.
Цикл оканчиваетс , если срабатывает схема 22 сравнени в момент, когда код счетчика 17 сравниваетс с 1. Этим сигналом счетчик 17 устанавливаетс .в исходное состо ние , триггер 13 сбрасываетс , переключа коммутатор 24 на прием кода с выхода регистра 28, и в микропрограммном устройстве устанавливаетс следующий фиксированный адрес микропрограмм, сбрасываетс схема 22 сравнени .
Цикл повтор етс дл следующей загружаемой в регистр 28 вершины,причем вместо линии К используетс лини К-Н , после чего в микропрограммном устройстве устанавливаетс адрес микропрограммы выделени пересечени полученных наборов вершин, заключающегос в том, что над элементами линий К и К+1 производитс операци И и результат помещаетс по адресу К+3
Далее снова запускаетс блок 2 поиска, причем параллельно с комму1 татором 11 работает коммутатор 9. Когда на выходе коммутатора 11 по вл етс перва 1, в регистр 15 принимаетс код соответствующего номера вершины (горизонтальной линии), после чего микропрограмма обнул ет содержимое элементов вертикальной шины К+3 и затем заносит в соответ
,-
Q 20
25
Q
35
40
45
50
7886
ствующий элемент этой же вертикальной линии, номер которой определ етс кодом счетчика 17, 1. После этого управление передаетс микропрограмме определени нижнего конуса, верхн вершина которого определ етс содержимым регистра 15. В этом случае выход коммутатора 24 переключаетс на вход шифратора 25, управл емого полем ШИФР микрокоманд, по- скольку соответствующа матрица смеж- ностей имеет ту же размерность, но находитс по другим адресам, сдвинутым на некоторую константу относительно адресов линий первой матрицы. Результат заноситс на вертикальную линию К+4. Определение номеров вершин нижнего конуса ведетс так же, как и дл верхнего. После этого определ етс пересечение наборов вершин двух верхних и нижнего конусов с занесением результата в элементы вертикальной линии с адресом К+5 (операци И над элементами вертикальных линий К+5 и К : (К+5)& (К)-(К+6), К+5 и К+1 : (К+5)Ј (К+1 )-(К+7) .
В результате работы устройства в элементах вертикальных линий, определ емых условными адресами K4G и К+7, оказываютс векторы (двоичкые), хран щие нули и единицы, причем номера позиций единиц вл ютс номерами вершин, вход щих в пути соединени дл исходных вершин, задаваемых ,перед началом работы устройства«Дл первой вершины результат хранитс по адресу К+6, дл второй - по адресу К+7.
Горизонтальные линии общей шины вл ютс информационными. Вертикальные шины линии вл ютс управл ющими , причем выбор выполн емой функции определ етс количеством управл ющих импульсов, поступающих по вертикаль-, ной линии через коммутатор 10 в течение такта работы элемента 12. Количество импульсов определ етс полем КИМП микрокоманды. Поле ГИ2 определ ет момент запуска генератора 33 импульсов , генератора 4 последовательности импульсов. Формат микрокоманды приведен на фиг.6. Поле СБРОС определ ет режим сброса счетчика 17, пол ПР1 и ПР2 определ ют режимы работы регистра 16 и счетчика 17 при выполнении операции удалени повтор ющихс путей. Эта вспомогательна операци примен етс в случае наличи
избыточности в наборах вершин пути соединени . ;
Поле КРГ1 управл ет количеством импульсов, генерируемых генератором 4. Содержимое этого пол (количество импульсов) заноситс в регистр 32, причем содержимое заноситс в инверсном коде. При сравнении кодов счетчика 29 и регистра 32 на выходе схемы сравнени , состо щий из схем ИЛИ 30.1-30.К и схемы И 31, по вл етс 1, останавливающа генератор 33, т.е. перебор вертикальных линий матрицы .
Микропрограмма работы устройства при определении двоичных векторов пути соединени представлена в таблице
Описание работы микропрограммы.
После приема в регистр 28 кода первой вершины коммутатор 10 активизирует соответствующую этому коду вертикальную линию. Блок 3 запускаетс по входу 6. Шаг 1. Выходы элементов 12 этой линии подключаютс к лини м горизонтальной шины. Дл этого в поле КИМП указываетс код 4. Коды пол КИМП 1-3 означают соответственно сброс, прием информации с линий горизонтальной шины и выполнение функции над собственным содержимым и информацией на входе чеек. Устройство на шагах 1-13 выполн ет накопление информации (функци ИЛИ между К-й вертикальной линией и линией, определ емой в каждом цикле в блоке 2, код линии хранитс в регистре 15). Поле ПРИОР определ ет переключение коммутатора 7, если в этом поле 1, то операци производитс с вертикалью , указанной в поле В, в противном случае - с вертикалью, определ емой содержимым регистра 15. На шагах 12 и 13 производитс запуск блока 2. После этого блок 3 прерывает работу до очередной загрузки регистра 15 (аналогичные действи производ тс на шагах 5,6). Такой цикл повтор етс до срабатывани схемы 22. В чейках вертикали К получен вектор пути 1. Затем аналогична процедура повтор етс дл второй заданной на входе 10 вершины. В К-М вертикали получен вектор 2.
На шагах 14-22 выполн етс микропрограмма функции пересечени двоичных векторов 1 и 2 пути. Шаги 24 и 25 - поиск первой .1 в векторе на
0
5
0
5
0
5
0
5
вертикали К+3. На шагах 26-28 производитс уничтожение всех остальных разр дов вертикали K-t-З, кроме найденного первого. Шаги 29 и 30 определ ют подключение выхода коммутатора 24 к входу шифратора 25. Теперь все операции по определению последовательности вершин нижнего конуса производ тс с помощью второй матрицы, хран щейс в области, смещенной на некоторую константу. Микропрограмма этой операции принципиально не отличаетс от микропрограмм обработки верхних конусов.
Далее привод тс микропрограммы пересечени наборов вершин на вертикали К+5 (результат обработки нижнего конуса) и на вертикали К (первый вектор), на вертикали К+5 и на вертикали К+1.
Claims (3)
1. Матричное устройство формировани векторов пути соединени ,содержащее генератор последовательности им- пульсов, блок микропрограммного управлени и операционный блок, первый выход которого соединён с первым входом операционного блока отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет обеспечени последовательного формировани двоичных векторов пути соединени отношений на основе заданных номеров вершин с помощью матрицы инцидентности и уменьшени аппаратурной избыточности за счет уменьшени количества шин, в него введены блок поиска, второй информационный вход устройства соединен с первым входом блока микропрограммного управлени , второй и третий выходы которого соединены с вторым и третьим входами операционного блока соответственно, с первого по четвертый выходы блока поиска соединены с второго по п тьй входами блока микропрограммного управлени соответственно , шестой вход которого соединен с управл ющим входом устройства, с четвертого по шестой выходы блока микропрограммного управлени соединены с третьего по п тый входами блока поиска соответственно, с седьмого по восьмой выходы блока микропрограммного управлени соединены соответственно С ПерВОГО ПО ВТОРОЙ птп«тч«И
генератора, выход которого соединен с четвертым входом операционного блока, выход которого соединен с вторым входом блока поиска, п тый вход операционного блока соединен с первым информационным входом устройства дев тый и дес тый выходы блока микропрограммного управлени соединены соответственно с шестым и седьмым входами блока поиска, одиннадцатый выход блока микропрограммного управлени соединен с первым входом блока поиска, п тый выход которого соедине с п тым входом операционного блока, восьмой вход блока поиска соединен с третьим информационным входом блока.
2. Устройство по п. 1, о т л и- чающеес тем, что операционный блок содержит три коммутатора и матрицу элементов однородной структуры (N - максимальное число вершин; - число линий дл хранени двух матриц смежности, рабочих и результирующих линий чеек), 1-й выход (,N) первого коммутатора соединен с i-м входом второго коммуттора и информационным входом и выходом каждого (i,j)-го элемента однородной структуры (,M), j-й выход третьего коммутатора соединен с управл ющим входом каждого (i,j)-ro элемента однородной структуры (i 1,Ю, с первого по третий управл ющие входы третьего коммутатора соединены с первого по третий входами блока соответственно, информационный вход третьего коммутатора соединен с четвертым входом блока, информационный вход первого коммутатора - с п тым входом блока и первым информационным блоком устройства, управл ющие входы первого и второго коммутаторов соединены с шестым входом блока, выход которого соединен с вы- ходом второго коммутатора.
К
К К
к
4 3
1
4
1 О
0
5
0
5 ,
0
5
0
3. Устройство по п.1, отличающеес тем, что блок поиска содержит два триггера, два одновибра- тора, два регистра, счетчик, элемент И, элемент ПУТИ, схему сравнени , генератор импульсов, вход запуска которого соединен с первым входом блока , выход генератора соединен с пр мым входом элемента И и входом установки первого триггера, выход которого соединен с первым входом блока , второй вход которого соединен с входом установки второго триггера, выход которого соединен с первым входом элемента ИЛИ и входом записи первого регистра, выход которого соединен с вторым выходом блока,третий вход которого соединен с входом . первого одновибратора, выход которого соединен с входом сброса второго триггера, четвертый вход блока соединен с входом сброса счетчика, п тый вход блока соединен с управл ющим входом схемы сравнени , выход которой соединен с входом установки счетчика, вторым входом элемента ИЛИ, третьим выходом блока и входом второго одновибратора, выход которого соединен с входом сброса первого триггера, выход второго триггера соединен с четвертым выходом блока, шестой вход которого соединен с входом записи счетчика, выход которого соединен с входами первого и второго регистров, с первым входом схемы сравнени и п тым выходом блока, седьмой вход которого соединен с входом записи второго регистра, выход которого соединен с информационным входом счетчика, вычитающий вход которого соединен с выходом элемента И, инверсный вход которого соединен с выходом элемента ИЛИ, восьмой вход блока соединен с вторым входом схемы сравнени .
1
1 1 1
tl
i i
7J
i
23
i i .1
15
11
A f
16
11
«r
фие.З
Z8
W
ffV V
26
21
f
ФиеЛ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874208774A SU1481788A1 (ru) | 1987-09-10 | 1987-09-10 | Матричное устройство формировани векторов пути соединени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874208774A SU1481788A1 (ru) | 1987-09-10 | 1987-09-10 | Матричное устройство формировани векторов пути соединени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1481788A1 true SU1481788A1 (ru) | 1989-05-23 |
Family
ID=21290321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874208774A SU1481788A1 (ru) | 1987-09-10 | 1987-09-10 | Матричное устройство формировани векторов пути соединени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1481788A1 (ru) |
-
1987
- 1987-09-10 SU SU874208774A patent/SU1481788A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 624232, кл. G 06 F 15/00, .1973. Авторское свидетельство СССР № 1203534, кл. G 06 F 15/20, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3470542A (en) | Modular system design | |
US3311890A (en) | Apparatus for testing a storage system | |
US4620188A (en) | Multi-level logic circuit | |
KR940006148A (ko) | 테스트 기능을 가진 메모리장치 | |
Diaz et al. | On-set realization of fail-safe sequential machines | |
SU1481788A1 (ru) | Матричное устройство формировани векторов пути соединени | |
US4181969A (en) | System for detecting and isolating static bit faults in a network of arithmetic units | |
US3355732A (en) | Self-programmed serial to parallel converter | |
US3790959A (en) | Capacitive read only memory | |
SU471581A1 (ru) | Устройство синхронизации | |
SU849219A1 (ru) | Система обработки данных | |
SU1478204A1 (ru) | Устройство дл ввода информации | |
SU1130901A1 (ru) | Распределитель | |
SU938283A1 (ru) | Микропрограммное устройство управлени | |
SU1376076A1 (ru) | Устройство дл ввода информации | |
SU1091226A1 (ru) | Оперативное запоминающее устройство | |
SU1278860A1 (ru) | Устройство дл опроса источников дискретных сообщений | |
SU744589A1 (ru) | Вычислительна структура | |
RU1802409C (ru) | Реверсивное счетное устройство | |
JPH0447855B2 (ru) | ||
RU1837316C (ru) | Устройство дл распределени задач в вычислительной системе | |
SU1128254A1 (ru) | Устройство приоритета | |
SU826339A1 (ru) | Устройство дл сортировки чисел | |
RU1795460C (ru) | Устройство дл определени числа единиц в двоичном коде с контролем | |
SU1117642A1 (ru) | Устройство дл управлени подключением резерва |