SU1464292A2 - Series-to-parallel code converter - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах передачи данных по цифровым каналам дл  преобразовани  последовательных кодов в параллельные. Изобретение позвол ет путем введени  многоскоростного приема информации расширить область применени  преобразовател . Преобразователь последовательного кода в параллельный содержит регистр 1 сдвига , буферный регистр 2, блок 3 уп- . равлени , блок 4 вьщелени  паузы и блок 5 управлени  частотой, содержащий формирователь импульсов, счетчик импульсов, депифратор регистр, коммутатор , делитель частоты, элемент И и генератор импульсов. 2 з.п, ф-лы, 3 ил.The invention relates to computing and can be used in digital channel data transmission systems to convert serial codes to parallel ones. The invention allows, by introducing multi-speed information reception, to expand the range of application of the converter. The sequential code to parallel converter contains a shift register 1, a buffer register 2, a block of 3; control unit; block 4; pause; and frequency control block 5, which contains a pulse shaper, a pulse counter, a depigrator register, a switch, a frequency divider, an AND element, and a pulse generator. 2 з.п, ф-л, 3 Il.

Description

(Л С(Ls

-5-five

99

ГОGO

Фиг./Fig. /

Изобретение относитс  к вычислительной технике и может быть использовано в системах передачи данных по цифровым каналам дл  преобразовани  последовательных кодов в параллель- ные и  вл етс  усовершенствованием преобразовател  по авт. св. № 1262732.The invention relates to computing and can be used in data transmission systems over digital channels for converting serial codes into parallel ones and is an improvement of the converter by author. St. No. 1262732.

Целью изобретени   вл етс  расширение области применени  преобразовател  .The aim of the invention is to expand the field of application of the converter.

На фиг. 1 приведена функциональна  блок-схема преобразовател ; на фиг. 2 - функциональна  схема блока I управлени  частотой; на фиг. 3 - временные диаграммы характеризующи работу блока управлени  частотой.FIG. 1 is a functional block diagram of a converter; in fig. 2 is a functional block diagram of frequency control block I; in fig. 3 - timing diagrams characterizing the operation of the frequency control unit.

Преобразователь последовательно- I го кода в параллельный содержит ре- i гистр 1 сдвига, буферный регистр 2, {блок 3 управлени , блок 4 выделени  I паузы и блок 5 управлени  частотой,The serial-to-parallel-to-parallel converter contains a shift register 1, a buffer register 2, {control block 3, block 4 for i-pause allocation and block 5 for frequency control,

а также вход 6 синхроимпульсов кода, : информационный вход 7, выход 8 и дополнительный вькод 9 преобразовател .as well as the input of 6 sync pulses of the code: information input 7, output 8 and additional converter code 9.

Блок 5 управлени  частотой содер- : жит формирователь 10 импульсов, счетчик 11 импульсов, дешифратор 12, ре- : гистр 13, коммутатор 14, делитель 15 I частоты, элемент И 16 и генератор 17 импульсов.The frequency control unit 5 contains: a pulse driver 10, a pulse counter 11, a decoder 12, a register 13, a switch 14, a divider 15 of the I frequency, an AND element 16 and a pulse generator 17.

На фиг. 3 соответствуюп5ими индек- сами обозначены : а - сигнал на I входе блока 5; б сигнал на выходе i элемента 16j в - сигнал на выходе : генератора 17; г - сигнал на первом выходе формировател  10; д - сигнал на втором выходе формировател  10; е - сигнал на выходе дешифратора 12.FIG. 3 corresponding indices denote: a - signal at the input I of block 5; b signal at output i of element 16j; c - signal at output: generator 17; g is the signal at the first output of the imager 10; d is the signal at the second output of the imager 10; e is the signal at the output of the decoder 12.

Преобразователь работает следующим образом.The Converter operates as follows.

На фход блока 5 управлени  частотой поступают синхроимпульсы кода. Элемент И 16 пропускает на счетный вход счетчика 11 импульсы генератора 17 в момент наличи  сигнала синхроимпульса кода и не пропускает импульсы генератора 17 в момент отсутстви  синхроимпульсов кода. Синхроимпульсы кода поступают также на формирователь 10, на выходе которого формируетс  сигнал начальной установки счетчика 11 и сигнал записи информации в регистр 13. Счетчик 11 просчитывает число импульсов генератора 17, прошедших на его счетный вход за врем  действи  синхроимпуль-At the fath of the frequency control unit 5, the code clock pulses are received. Element And 16 transmits to the counting input of the counter 11 pulses of the generator 17 at the time of the presence of the signal of the sync pulse code and does not pass the pulses of the generator 17 at the time of the absence of the sync pulses of the code. The sync pulses of the code also go to the driver 10, at the output of which a signal is generated for the initial installation of counter 11 and a signal for recording information into the register 13. Counter 11 calculates the number of generator pulses 17 that passed to its counting input during the operation of the sync pulse

00

5five

00

5five

00

5five

00

5five

00

5five

са кода, и на его выходах формируетс  код числа п, пропорциональный числу импульсов, прошедших на его счетный вход. Код числа п поступает на дешифратор 12, на котором осуществл етс  преобразование кода числа п в код числа m по следующему принципу: число т,- соответствует попаданию кода в интервал между пороговыми значени ми N , «: п N ., кода , пропорциональными нормированным скорост м передачи кода. При нормированных скорост х передачи кода существуют и нормированные длительности синхроимпульсов кода, а следо-. вательно, и соответствующее этим длительност м количество импульсов генератора 17, прошедших на счетный вход счетчика 11 N;ff,oBM). Значение N, выбирают как среднее мезвду двум  значени ми N;( соответствующими двум соседним скорост м передачи.Sa code, and at its outputs a code of the number n is formed, proportional to the number of pulses transmitted to its counting input. The code of the number n is fed to the decoder 12, which converts the code of the number n to the code of the number m according to the following principle: the number m corresponds to the code falling in the interval between the threshold values N, ": n N, the code proportional to the normalized speed m transfer code. At normalized code transmission rates, there are also normalized durations of the code clock, and a trace of preferably, and the corresponding number of pulses of the generator 17, transmitted to the counting input of the counter 11 N; ff, oBM). The value of N is chosen as the average distance between two values of N; (corresponding to two adjacent transmission rates.

Таким образом, всему диапазону изменени  скоростей передачи кода поставлены в соответствие коды т, каждый из которых соответствует своей скорости передачи кода, т.е. при передаче кода п тью скорост ми соответственно существует и п ть значений кода т.Thus, the entire range of code rate transmissions is assigned to codes t, each of which corresponds to its code rate, i.e. when transmitting a code of five speeds, respectively, there are also five values of code m.

По окончании, каждого цикла преобразовани  в регистр 13 записываетс  число с выхода дешифратора 12 и хранитс  там до конца следующего цикла. Код с выхода регистра 13 поступает на управл ющие входы коммутатора 14.At the end of each conversion cycle, the number in the register 13 is recorded from the output of the decoder 12 and stored there until the end of the next cycle. The code from the register 13 output goes to the control inputs of the switch 14.

II

Импульсы генератора 17 поступают на делитель 15 частоты, выполненный например, в виде счетчика, на выходах которого формируетс  частоты, соответствующие скорост м передачи кода, и коммутатор 14 пропускает на выход блока 5 ту из частот, котора  соответствует поступивщей на вход блока 5 управлени  частотой, длительности сигнала синхроимпульса кода, т.е. преобразователь должен анализировать длительность импульса, сопоставл ть с пороговыми значени ми, запоминать это значение и выдавать на выход блока 5 управлени  частотой сигнал с частотой, близкой к частоте, определ ющей скорость передачи информации по каналу. Сигналы формировател  10 используютс  дл  установки счетчика 11 в начальное состо ние по началу синхроимпульса кода и записи преобразованного числа m в регистр 13 после окончани  синхроимпульса кода.The pulses of the generator 17 are fed to a frequency divider 15, made for example in the form of a counter, at the outputs of which frequencies are generated that correspond to code transmission rates, and the switch 14 passes to the output of block 5 that frequency which corresponds to the frequency the duration of the sync pulse signal, i.e. The converter should analyze the pulse duration, compare with threshold values, memorize this value and output a signal at frequency control unit 5 with a frequency close to the frequency that determines the information transmission rate over the channel. The shaper 10 signals are used to set the counter 11 to the initial state at the start of the code clock and write the converted number m to the register 13 after the code sync pulse ends.

Таким образом, на первый вход блока 4 вьщелени  паузы с выхода блока 5 управлени  частотой поступают опорные синхроимпульсы с частотой, близкой к частоте синхроимпульсов кода, поступающих с исода 6 преобразовател . Если синхроимпульсы кода отсутствуют ,что соответствует паузе приема последовательного кода, то формируетс  импульс паузы. Если синхроимпуль.. сы кода есть, что соответствует приему последовательного кода, то импульсы паузы не формируютс . Импульсом паузы производитс  перезапись разр дов информации из регистра 1: сдвига в буферный регистр 2.Thus, at the first input of the block 4 in the pause output from the frequency control block 5, reference clock pulses are received with a frequency close to the frequency of the clock pulses of the code received from the converter 6 and the switch 6. If there are no sync pulses, which corresponds to a pause in the reception of a sequential code, a pause pulse is generated. If the sync pulse is present, which corresponds to the reception of a sequential code, then no pause pulses are generated. The pause pulse overwrites the bits of information from register 1: shift to buffer register 2.

Импульс начальной установки с выхода блока 3 управлени  поступает на вход начальной установки регистра 1 сдвига и производит его начальную установку. По мере поступлени  последовательного кода и синхроимпульсов на сдвиговый регистр 1 осуществл етс  прием информации по входу 7. Использование прин той информации с вы- хода 8 осуществл етс  только по импульсу конца преобразовани , формируемому на. входе 9.The impulse of the initial installation from the output of the control unit 3 is fed to the input of the initial installation of the shift register 1 and makes its initial installation. As the sequential code and clock pulses arrive at the shift register 1, information on input 7 is received. The use of the received information from output 8 is performed only on the impulse end of the transformation generated on. Inlet 9.

Преобразователь обеспечивает м но- госкоростной прием информации в многоканальных системах передачи информации последовательным кодом.The converter provides for high-speed data reception in multi-channel information transmission systems with a serial code.

7777

2020

25 О 25 o

Claims (2)

Формула изобретени  1. Преобразователь последовательного кода в параллельный по авт. св. g № 1262732, отличающийс  тем, что, с целью расширени  области применени  преобразовател , в него введен блок управлени  частотой, вькод которого соединен с первым вхо- 10 дом блока вьщелени  паузы, вход бло ка управлени  частотой оОьединен с вторым входом блока вьщелени  паузы. Claims 1. Serial code to parallel converter by author. St. g No. 1262732, characterized in that, in order to expand the field of application of the converter, a frequency control unit is inserted in it, the code of which is connected to the first input of the 10 pause block, and the input of the frequency control block is connected to the second input of the pause block. 2. Преобразователь по п, 1,. о т - личающийс  тем, что блок 15 управлени  частотой содержит формирователь импульсов, счетчик импульсов , дешифратор, регистр,-коммутатор, делитель частоты, элемент И и генератор импульсов, выход которого соединен с входом делител  частоты и с первым входом элемента И, выходы которых соединены соответственно с информационными входами коммутатора и со счетным входом счетчика импульсов, в ыходы которого соединены с входами депшфратора, выходы которого соединены с информационными входаьш регистра , первый и второй выходы формировател  импульсов соединены соответственно с входом установки счетчика импульсов и с входом записи регистра , выходы которого соединены с входами управлени  коммутатора, выход которого  вл етс  выходом блока управлени , второй вход элемента И объединен с входом формировател  им- пульсов и  вл етс  входом блока управлени .2. The Converter according to claim 1 ,. o t - characterized in that frequency control unit 15 contains a pulse shaper, a pulse counter, a decoder, a register, a switch, a frequency divider, an And element and a pulse generator, the output of which is connected to the input of the frequency divider and the first input of the And element whose outputs connected respectively to the information inputs of the switch and to the counting input of the pulse counter, the outputs of which are connected to the inputs of the section, the outputs of which are connected to the information input of the register, the first and second outputs of the driver and The pulses are connected respectively to the pulse counter installation input and to the register recording input, the outputs of which are connected to the control inputs of the switch, the output of which is the output of the control unit, the second input of the AND element, is combined with the input of the pulse generator and is the input of the control unit. 5five 1515 М1ШШШШШM1ShShShShShSh iiinmniiiiiiiiHiiiiiiiiiiiiniiiiiiiiiitniiiiiiiiiiiiiiiiiiiiiiiii iiinmniiiiiiiiHiiiiiiiiiiiiiniiiiiiiiiitniiiiiiiiiiiiiiiiiiiiiiiiiii I .; / -1-III. / -1-ii Фиг.ЗFig.Z