SU1462327A1 - Устройство дл отладки программ - Google Patents

Abstract

Устройство относитс  к вычислительной технике, в частности к устройствам , обеспечиваюним отладку аппаратуры и программ в реальном масштабе временц, и может найти широкое применение при отладке и эксплуатации микропроцессорных систем и устррйств (как однопроцессорных, так и многопроцессорных). С целью повышени  производительности в устройство , содержащее регистр 3 адреса и состо ний, регистр 6 циклов, счетчик 10 циклов, схему сравнени  9 адресов , введены регистр 13 режимов, селектор 2 адреса, дешифратор 4 записи , дешифратор 3 считывани , элементы И 7, 12, 14, элементы ИЛИ 8,11, триггер 17 блокировки, триггер 15 запроса прерываний, триггер 19 запроса прерываний, триггер 20 готовности , триггер 18 сброса, блок ключей 16, Предлагаемое устройство совместно с отладочной микроЭВМ позвол ет разработать цикл программного обеспечени : составлени , исправлени  программ, отладки их на микропроцессорных системах и микроЭВМ. 3 ил., 1 табл. с /)

Description

.роЭВМ переходит в состо ние ожидани  g ША2, Пам ть разблокируетс  в резульи пам ть ее блокируетс .

Затем в порт В регистра 13 загружаетс  значение байта данных команды MVTA, ДАННЫЕ, которое через блок 16 ключей поступает на шину данных ШД2, Сигнал 31 сбрасьгеает триггер 20 готовности, вследствие чего микроЭВМ выходит из состо ни  ОЖИДАНИЕ, принимает значение байта данных и обрабатывает его в соответствии с кодом команды. Таким образом, в аккумул торе отлаживаемой микроЭВМ будет записана требуема  информаци , значение которой определ етс  вторым бай50

тате установки триггером 17 сигнала 49 Блокировка пам ти за счет подачи на D-вход триггера 17 через порт С регистра 13 сигнала 36 Блокировка пам ти с уровнем О, Таким образом , реализуетс  этап загрузки отлаживаемых программ в пам ть.

Следующий этап прогона программ осуществл етс  либо в непрерывном ре- g жиме, либо по шагам. Требуемый режим работы определ етс  состо нием порта С регистра 13 данных и задани  режимов , запись информации в который производитс  по сигналу 32 записи данША2 , Пам ть разблокируетс  в резуль

тате установки триггером 17 сигнала 49 Блокировка пам ти за счет подачи на D-вход триггера 17 через порт С регистра 13 сигнала 36 Блокировка пам ти с уровнем О, Таким образом , реализуетс  этап загрузки отлаживаемых программ в пам ть.

Следующий этап прогона программ осуществл етс  либо в непрерывном ре- жиме, либо по шагам. Требуемый режим работы определ етс  состо нием порта С регистра 13 данных и задани  режимов , запись информации в который производитс  по сигналу 32 записи данHbix в регистр 13, Во всех перечисленных режимах внутренний управл ющий сигнал 36, поступаютоий на D-вход триггера 17 блокировки пам ти и сигнал 39, поступающий на D-вход триггера 18 сброса обеспечивают сигналы Блокировка пам ти 49 и Сброс 50 уровн  О. В случае непрерьтно- го режима работы в порте С регистра 13 устанавливаетс  в состо ние О Оигналы 38,40,42 и 43 в результате ч(его с выхода элемента ИЛИ 11 на li-вход триггера 20 готовности посту10

входов элемента ИЛИ им выходом соединен гера 20 готовности. пает управл ющий си начала такта. Таким личии в щестом или де Щ 2 1,по пере нала 44 триггер- 30 52 Готовность, На дитьс  адрес внешне на гад2 данные ВВОДА ние ШУ2 осуществл е В и С регистра 3 по

порт А регистра 11 ние регистра 13,

20

25

35

г|ает О информируетс  единичный сиг- is сигнала 33, ПЩ2 Нал 52 ШУ2 Готовность,

При работе в режиме выполнени  отваживаемой программы по шагам уста- йавливаетс  в единичное состо ние Сигнал 40, который через элемент ИЛИ 11 поступает на D-вход триггера 20, На С-вход поступает сигнал 44 Начало команды, В результате фop fиpyeтc  сигнал 52 Готовность j. Йосле чего по сигналу 32 Чтение регистра 1 производитс  считывание байта состо ни  микроЭВМ, записанного в регистр 1, затем кода команды, наход щегос  на ПЩ2, через порт А регистра 13 и чтение адреса ОМУ через порты В и С регистра 3, Выборка указанных регистров осуществл етс  ; управл ющими сигналами 35 и 33,

Функционирование устройства в режиме прогона рабочих программ с остановом определ етс  установкой в единичное состо ние следующих сиг- ; налов: -38 - задание режима Останов по адресу, 42 - задание режима Ос- танов по прерьгаани м и 43 - задание режима Останов по командам ВВОД и ВЫВОД,

При отладке рабочих программ с остановом по командам ВВОД и ВЫВОД управл ющий сигнал 43 поступает на первьй вход элемента И 12, Второй вход элемента И 12 соединен с выходом элемента ИЛИ 8, на два входа которого подаютс  соответственно шестой и четвертый разр ды ШД2, Прив зка к данным разр дам необходима дл  определени  машинных циклов ВВОД и ВЫВОД, Единичное состо ние шестого разр да ШУ2, при наличии стробирую- щего сигнала-44 - Начало команды, определ ет цикл ВВОД, аналогичным образом четвертый разр д ШД2 определ ет цикл ВЫВОД, Выход элемента И 12 поступает на один из четьфех

При отладке рабо танов по прерьгаани  стра 13 устанавлива единичное состо ние нал 42i, который пос вход элемента И7, Н поступает нулевой р ным состо нием кото стробирующего сигна манды и определ ем НИЕ ПРЕРЫВАНИЯ, Вы св зан с одним из ч 30 мента ИЛИ 11, котор соединен с D-входом товности. На тактов 20 поступает сигнал ды. Таким образом тавит сигнал 52 Го в случае по влени  ПОДТВЕРЖДЕНИЕ ПРЕР будет находитьс  ад лаживаемую программ обработки прерьюани команды EST, опред прерываний, Считьге производитс  так ж ВВОД и ВЫВОД,

При отладке раб жиме Останов по а переходит в состо  отлаживаема  прогр рез заданный адрес мое количество цик 29 - запись в реги и В регистра 6 зап танова, в порт С р чество циклов повт данного режима осу новкой в порте С р ничное состо ние у ла 38, который пос вход элемента И 13

40

45

50

55

входов элемента ИЛИ 11, который своим выходом соединен с В-входом триггера 20 готовности. На С-вход поступает управл ющий сигнал 44 - признак начала такта. Таким образом, при наличии в щестом или четвертом разр де Щ 2 1,по переднему фронту сигнала 44 триггер- 30 выставл ет сигнал 52 Готовность, На Ш2 будет находитьс  адрес внешнего устройства, на гад2 данные ВВОДА или ВЫВОДА, Чтение ШУ2 осуществл етс  через порты В и С регистра 3 подачей управл ющепорт А регистра 11 ние регистра 13,

сигнала 33, ПЩ2

считываетс  через по сигналу 35 чте0

5

5

При отладке рабочих программ Останов по прерьгаани м в порте С регистра 13 устанавливаетс  в активное единичное состо ние управл ющий сигнал 42i, который поступает на первый вход элемента И7, На второй вход поступает нулевой разр д ЩЦ2, единичным состо нием которого при наличии стробирующего сигнала 44 Начало ко- манды и определ ем цикл ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ, Выход элемента И., св зан с одним из четырех входов эле- 0 мента ИЛИ 11, который своим выходом соединен с D-входом триггера 20 готовности . На тактовый вход триггера 20 поступает сигнал 44 Начало команды . Таким образом, триггер 20 выставит сигнал 52 Готовность только в случае по влени  машинного цикла ПОДТВЕРЖДЕНИЕ ПРЕРЫВАНИЯ, На 1ЧУ2 будет находитьс  адрес возврата в отлаживаемую программу по завершению обработки прерьюаний, на иЩ2 - код команды EST, определ ющий вектор прерываний, Считьгеание шин микроЭВМ производитс  так же как и в цикле ВВОД и ВЫВОД,

При отладке рабочих программ в режиме Останов по адресу, микроЭВМ переходит в состо ние ожидани ,когда отлаживаема  программа проходит че- рез заданный адрес останова требуемое количество циклов. По сигналу 29 - запись в регистр 6, в порты А и В регистра 6 записываетс  адрес останова , в порт С регистра 6 - количество циклов повторений. Задание данного режима осуществл етс --установкой в порте С регистра 5 3 в единичное состо ние управл ющего сигнала 38, который поступает на первый вход элемента И 13, Запись числа цик0

5

0

55

лов повторений в счетчик 10, работающий в режиме вычитани , осуществл етс  путем установки в состо ние 1 сигнала 37, формируемого портом С регистра 13. При работе в данном режиме, схема 9 сравнени  осуществл ет сравнение адреса останова, записанного в портах А и В регистра 6 с текзпцим значением ЦА2. В случае совпадени  этих адресов схема 9 вырабатывает сигнал равенства. Выход схемы 9 соединен со счетным входом вычитани  счетчика 10, Когда значение счетчика 10 станет нулевым, т,е, программа пройдет заданное количество циклов , формируетс  сигнал переноса, который поступает на второй вход элемента И 14, Выход элемента И 14 соединен с одним из четырех входов элемента ИЛИ 11, а выход элемента ИЛИ 11 св зан с D-входом триггера 20 готовности . Таким образом, на О входе триггера 20 по витс  1 при условии нулевого значени  счетчика 10 повторений . Триггер 20 готовности формирует сигнал 52 Готовность по переднему фронту сигнала 44, идущего на С-вход. Процессор отлаживаемого устройства перейдет в состо ние ожидани . На D1A2 будет находитьс  адрес останова на 1ЦД2, соответствующие этому адресу данные. Считывание шин мйк- роЭВМ производитс  так же, как и в ,предьщущих режимах работы с остановом . Кроме того, работа устройства по шагам или с остановом организована с формирсгванием запроса прерывани  в отладочную микроЭВМ, Дл  этой цели введен триггер 15 прерьюаний. Установка триггера в активное состо ние производитс  сигналом 52 Готовность , поступающим на. С-вход,Запрос прерьдаани  снимаетс  по сигналу 34, поступающего на Е-вход триггера 15, Работа по прерьгаани м необходима дл  организации оптимального использовани  программного обеспечени  отладочной микроэвм. Помимо формировани  запроса прерывани  на выполнение программы управл ющей мик- роЭВМ устройство может формировать сигнал 51 Запрос прерывани , поступающий в отлаживаемую микроЭВМ, Дл  этой цели служит триггер 19.На1 -вход поступает управл ющий сигнал 41, который устанавливаетс  в состо ние 1 через соответствующий разр д порта С регистра 13. На С-вход триггера

19 принимаетс  тактова  частота 47. Снимаетс  запрос прерывани  подачей на П-вход триггера 19 нулевого сигнала 41 по переднему фронту тактовой частоты 47, Применение триггера 19 в схеме формировани  сигнала 51 Запроса прерьгоани  необходимо дл  того , чтобы асинхронный сигнал 41,сфор10 мированный в порте С регистра 13,был приведен к временной диаграмме работы отлаживаемой микроЭВМ. Дл  этой же цели используетс  триггер 18,который позвол ет синхронизировать сиг15 нал 50 - Сброс,

Claims (1)

1. Формула изобретени 

   Устройство дл  отладки программ, содержащее регистр адреса и состо 20 НИИ, регистр циклов, схему сравнени , счетчик циклов, причем пе.рвый информационный вход регистра адреса и состо ний  вл етс  входом состо ни  устройства дл  подключени  к уп25 равл ющей иине отлаживаемой ЭВМ, второй и третий информационные входы регистра адреса и состо ний обра-, зуит адресный вход устройства дл  подключени  к адресной шине отлажи30 ваемой ЭВМ, первый вход схемы сравнени  соединен с адресным входом устройства дл  подключени  к адресной шине отлажинаемой ЭВМ, второй вход схемы сравнени  соединен с первым выходом регистра циклов, второй выход которого соединен с информационным вход&м счетчика циклов, отличающеес  тем, что, с целью повьшени  производительности при отдд ладке программ, устройство содержит регистр байта состо ни , регистр режима , селектор адреса, дешифратор записи , дешифратор считывани , четыре элемента И, два элемента ИЛИ, два триггера запроса прерывани , триггер готовности, триггер сброса, триггер блокировки, блок ключей, причем синх- ровходы регистра байта состо ни , триггера блокировки и триггера готовности подключены к входу синхронизации устройства дл  подключени  к управл ющей шине отлаживаемой ЭВМ,ии- формационный вход регистра байта состо ни   вл етс  входом устройства дл  подключени  к иине данных отлаживаемой ЭВМ, первые информационные входы дешифраторов записи и считывани  подключены к адресному входу устройства дл  подключени  к адресной

   35

   50

   55

   шине отладочной ЭВМ, входы разрешени  дешифраторов -записи и считывани   вл ютс  входами записи и чтени  устройства дл  подключени  к управл ющей шине отладочной ЭВМ, выходы дешифратора считывани  с первого по четвертый подключены соответственно (к входу чтени  регистра байта состо ни , входу чтени  регистра адреса и состо ни , входу установки в О I первого триггера запроса прерьшани , I входу чтени  регистра режима, выхо- : ды дешифратора записи с первого по четвертый соединены соответственно .: с входами записи регистра адреса и ; состо ни  регистра циклов, регистра : режима и входом установки в О триг гера готовности, выход селектора ад- i раса подключен с вторым информацион- I ным входам дешифраторов записи и j считывани , информационный вход се- лектора адреса  вл етс  адресным I входом устройства дл  подключени  к I адресной шине отладочной ЭВМ, адрес- I ный вход, селектора адреса  вл етс  i входом задани  режима устройства,пер 1 вьй информационный вход разрешени  ; и второй информационный входы регистра режима  вл ютс  соответственно адресным входом устройства дл  подключени  к адресной шине отладочной ЭВМ и информационным входом устройства дл  подключени  к шине данных отладочной ЭВМ, перва  группа выходов регистра режима соединена с группой информационных входов блока ... ключей, разр дные выходы второй группы выходов регистра режима подключены к информационным входам триггеров блокировки сброса запроса прерывани , установочному входу счетчика циклов, первым входам первого и второго элементов И и первого элемента ИЛИ и первому входу третьего элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого и второй вход второго элемента И образуют группу информационных входов

   5

   0

   устройства дл  подключени  к шине данных отлаживаемой ЭВМ, синхровхо- ды триггеров сброса и запроса прерывани  подключены к тактовому входу устройства дл  подключени  к управл ющей шине отлаживаемой ЭВМ, выход схемы сравнени  соединен с вьмитаю- щим входом счетчика циклов, выход которого соединен с вторым входом первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий и четвертый входы которого .соединены соответственно с выходами второго и третьего элементов И, выход первого элемента ИЛИ соединен с информационным входом триггера .готовности, пр мые выходы триггеров ,блокировки сброса, готовности и инверсный выход второго триггера запроса прерывани   вл ютс  выходами устройства дл  подключени  к управл ющей шине отлаживаемой ЭВМ, пр мой выход триггера готовности сое- 5 динен с синхровходом первого триггера запроса прерывани , входы приема и блокировки блока ключей  вл ютс  входами устройства дл  подключени  к управл ющей шине отлаживаемой ЭВМ, выход блока ключей  вл етс  выходом устройства дл  подключени  к шине данньрс отлаживаемой ЭВМ, пр мой выход первого триггера запроса прерывани   вл етс  выходом устройства дл  подключени  к управл ющей шине отладочной ЭВМ, входы разрешени  регистров адреса и состо ний циклов и режима  вл ютс  адресным входом устройства дл  подключени  к адресной пгане отла- .- дочной ЭВМ, четвертый информационньш вход-выход регистра адреса и состо ни   вл етс  входом-выходом устройства дл  подключени  к шине данных отладочной ЭВМ, информационный вход- выход регистра циклов  вл етс  входом-выходом устройства дл  подключени  к щине данных отладочной ЭВМ, выход регистра байта состо ни   вл етс  выходом устройства дл  подключе- ни  к шине данных отладочной ЭВМ,

   vjU

   0

   5

   45

   Фие.2

   jsnucisejy

   ша- ки1аеыоа fii/xfffXH

   «. ч evfwt.

   iOftOH

   СО(ШЛНи &Tf, I

   состо ни  Ьаннчх Ж/