SU1456917A1 - Устройство дл контрол электронной схемы - Google Patents
Устройство дл контрол электронной схемы Download PDFInfo
- Publication number
- SU1456917A1 SU1456917A1 SU864133343A SU4133343A SU1456917A1 SU 1456917 A1 SU1456917 A1 SU 1456917A1 SU 864133343 A SU864133343 A SU 864133343A SU 4133343 A SU4133343 A SU 4133343A SU 1456917 A1 SU1456917 A1 SU 1456917A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- current
- transistor
- control
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Изобретение относитс к контрольно-измерительной технике. Цель изобретени - расширение функциональных возможностей устройства. Устройство содержит источники 1 и 2 тока, транзисторы 3-5, операционные усилители 7 и 8 и резисторы 9 и 10. Введение блока 11 контрол тока , включающего два компаратора и резистор , обеспечивает возможность контрол тока, потребл емого контролируемым выводом злектронной схемы. 2 ил. (Л 4 са О) со фиг.1 19 го 12 /J
Description
Изобретение относитс к контрольно-измерительной технике и может быть использовано дл контрол элект-, ронных схем.
Цель изобретени - расширение функциональных возможностей устройства путем обеспечени возможности контрбл тока, потребл емого контролируемым выводом электронной схемы.
На фиг.1 представлена функциональна схема устройства; на фиг.2 - схема блока контрол тока.
Устройство содержит первый 1 и второй 2 источники тока, первый 3, второй 4, третий 5 и четвертый 6 транзисторы, первьй 7 и второй 8 операционные усилители, первый 9 и второй 10 резисторы, блок 11 контрол тока, первый 12, второй 13, третий 14, четвертьй 15, п тый 16 и шестой.17 входы, первый 18, второй 19 и третий 20 вьпсоды.
Блок 11 контрол тока содержит первый 21 и второй 22 компараторы и резистор 23.
Выход источника 1 тока соединен с первыми выводами транзисторов 3 и 5 и с первым входом операционного усилител 7, второй вход которого соединен с входом 14 устройства, а выход - с управл ющим выводом транзистора 3, второй вывод которого соединен с первый входом блока 11 контрол тока, первый и второй выходы которого соединены соответственно с выходами 19 и 20 устройства, входы 15 и 16 которого соединены соответственно с вторым и третьим вхо- дами блока 11 контрол тока, четвертый вход которого соединен с первым выводом транзистора 4, второй вывод которого соединен с выходом источника 2 тока и с первым входом операци- онного усилител 8, второй вход которого соединен с входом 17 устройства , вход 13 - с управл ющим выводом транзистора 6, первьй вывод которого соединен с. выходом источника 2 тока I, а второй вывод - через резистор 10 с выходом 18 устройства, .вход 12 которого соединен с управл ющим выводом транзистора. 5, второй вывод которого через резистор 9 соединен с выходом 18 устройства.
Первый вход блока 11 контрол тока соединен с первыми входами компараторов 21 и 22 и через резистор 23 с общей шиной, второй вход блока 11
контрол тока - с вторым входом компаратора 21, выход которого соединен с первым выходом блока 11 контрол
тока, третий и четвертый входы которого соединены соответственно с вторым и первым входами компаратора 22, выход которого соединен с вторым выходом блока 11 контрол тока.
Устройство работает следующим образом .
С помощью операционных усилителей 7, 8 и транзисторов 3 и 4 на первых выводах последних поддерживаютс напр жени , равные верхнему и нижнему значени м U, и U установочного напр жени , подаваемого соответственно на входы 14 и 17 устройства. Напр же- ние на выходе 18 устройства, подаваемое на контролируемьй вывод электронной схемы, равно U или U. в зависимости от поступлени управл ющих сигналов на входы 12 и 13 устройства . Управл ющие сигналы поступают на
управл ющие выводы транзисторов 5 и 6 и открывают один из них. При этом, если пренебречь входными токами операционных усилителей 7 и 8 и транзисторов 3-6, входной ток 1ц контролируемого вывода электронной схемы и ток 1х контрол , поступающий в блок 11 контрол тока, св заны соотношением
IK выт
где I - значение втекащего тока &т
источника 1 TOKaj 1„ - значение вытекающего тока
Bbt , источника 2 тока.
Поступающий на первьй и четвертьй входы блока 11 контрол тока ток сравниваетс с верхним и нижним значени ми I, и (, установочного тока, поступающего соответственно с входов
15 и 16 устройства.. Сравнение токов в блоке 11 контрол тока происходит следующим образом. Ток 1 контрол , поступающий на первьй и четвертый его вхоДы, преобразуетс
в напр жение на резисторе 23, которое далее сравниваетс компараторами 21 и 22 с напр жени ми уровней границ контрол , пропорциональных верхнему и нижнему значени м 1, и
IP установочного тока. При этом сигналы на выходах блока 11 контрол тока определ ютс тем, какое из приведенных неравенств выполн етс : , , IK 1, IK lo
Так как значени I
вт
и
145691 Ifeb.T заранее известны и могут быть учтены при задании I, и I- или установлены
таким образом, что 1 то, контролиру 1ц, устройство фактически контролирует 1.
На выходах 19 и 20 устройства сигналы определ ютс неравенствами
ВТ
1выт - 1ьг
- 1,+ I
вь1т вт
I,
- I
RT
Таким образом, предлагаемое устройство позвол ет контролировать ток в цепи контролируемого вывода в режиме заданного на этом выводе напр жени ..
Claims (1)
- Формула изобретениУстройство дл контрол электронной схемы, содержащее первый источни тока, выход которого соединен с первым выводом первого транзистора и с первым входом первого операционного усилител , второй источник тока, вьпсод которого соединен с первым выводом второго транзистора и с пер- вым входом второго операционного усилител , первьм управл ющий вход устройства соединен с управл ющим выводом третьего транзистора, первый вывод которого соединен через первьй резистор с первым выходом устройства05507 . , второй управл ющий вход которого соединен с управл юсцим выводом четвертого транзистора, первый вывод которого соединен через второй резистор с выходом устройства, и третий и четвертый входы устройства, отличающеес тем, что, с целью расширени функциональных возможностей, в него введен блок контрол тока, первый и второй выходы которого соединены соответственно с вторым и третьим информационными выходами устройства, третий вход которого соединен с вторым входом первого операционного усилител , выход которого соединен с управл ющим выводом первого транзистора, второй вывод которого соединен с первым входом блока контрол тока, второй и третий входы которого соединены соответственно с п тым и шестым входами устройства, четвертый вход которого соединен с вторым входом второго операционного усилител , выход которого соединен с управл ющим выводом второго транзистора, второй вы- .вод которого соединен с четвертым входом блока контрол тока, выход первого источника тока соединен с вторым выводом третьего транзистора, выход второго источника тока соединен с вторым выводом четвертого транзистора .От 8x16KSbixZQ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864133343A SU1456917A1 (ru) | 1986-10-14 | 1986-10-14 | Устройство дл контрол электронной схемы |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864133343A SU1456917A1 (ru) | 1986-10-14 | 1986-10-14 | Устройство дл контрол электронной схемы |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1456917A1 true SU1456917A1 (ru) | 1989-02-07 |
Family
ID=21262395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864133343A SU1456917A1 (ru) | 1986-10-14 | 1986-10-14 | Устройство дл контрол электронной схемы |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1456917A1 (ru) |
-
1986
- 1986-10-14 SU SU864133343A patent/SU1456917A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Патент US 4092589, кл. G OI R 31/28, 1983. Патент US № 447678, кл. G 01 R 31/28, 1984. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910019320A (ko) | 3-단자 연산 증폭기 | |
| SU1456917A1 (ru) | Устройство дл контрол электронной схемы | |
| KR900002524A (ko) | 고장보호회로를 가진 양방향 dc 출력 제어기 | |
| KR880002318A (ko) | 리카버리 타임을 단축 개선한 차동 증폭기 회로 | |
| KR850000772B1 (ko) | 저역통과 특성의 증폭기 장치 | |
| KR880001100A (ko) | 캐스케이드 회로를 갖는 증폭기 | |
| KR20000029074A (ko) | 듀티 사이클 제어 특성을 갖는 인버터 회로 | |
| JP3979720B2 (ja) | サンプルアンドホールド回路 | |
| KR890005975A (ko) | 푸시풀증폭기 출력단에서 폐로전류를 자동으로 조절하는 회로 | |
| SU1403053A1 (ru) | Стабилизатор напр жени с двум выходами | |
| SU1259478A1 (ru) | Формирователь радиоимпульсов | |
| US4710652A (en) | Interference signal component compensation circuit | |
| US4956613A (en) | Differential amplifier having externally controllable power consumption | |
| KR100320316B1 (ko) | 제1 회로의 신호 입력을 적어도 한 개의 제2 회로의 신호 출력으로 직류(dc)를 적용하는 방법 및 장치 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| SU1201820A1 (ru) | Стабилизатор двухпол рного напр жени | |
| SU1698801A1 (ru) | Формирователь стабильного тока | |
| RU1780043C (ru) | Устройство допускового контрол сопротивлений | |
| JPS6342484A (ja) | 集積回路装置 | |
| SU917351A1 (ru) | Электронный коммутатор аналоговых сигналов | |
| RU2060578C1 (ru) | Дифференциальный усилитель | |
| SU1534441A1 (ru) | Стабилизатор напр жени посто нного тока | |
| SU1401565A1 (ru) | Преобразователь напр жени в ток | |
| SU1372302A1 (ru) | Стабилизатор посто нного напр жени | |
| JPH0519821Y2 (ru) |