SU1451866A1 - Delta-sigma coder - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике св зи. Его использование в системах передачи речевых сигналов позвол ет повысить качество преобразовани  путем расширени  полосы частот преобразуе-i мых сигналов. Дельта-сигма-кодер содержит входной фильтр 1, вычитатель 2,интегратор 4, компаратор 6, ди- скретизатор 8, перемножитель 9, сумматор 10, слоговый фильтр 11, источник 15 посто нного напр жени  и анализатор 16 последовательности импульсов . Благодар  введению вьгчитател  3,интегратора 5, компаратора 7, слоговых фильтров 12,13, усилител  14, преобразовател  17 пол рности, регистра 18 сдвига и дельта-декодера 19 обеспечиваетс  такой алгоритм компандировани , когда рабоча  точка удерживаетс  на границе перегрузки по критерию максимально достигаемого отношени  сигнал/шум независимо от частоты передаваемого сигнала . 3 ил. § (ЛThe invention relates to computing and communication technology. Its use in speech transmission systems improves the quality of the conversion by expanding the frequency band of the conversion-i signals. The delta-sigma coder contains an input filter 1, a subtractor 2, an integrator 4, a comparator 6, a discretization 8, a multiplier 9, an adder 10, a syllable filter 11, a constant voltage source 15 and a pulse train analyzer 16. By introducing the reader 3, integrator 5, comparator 7, syllable filters 12.13, amplifier 14, polarity converter 17, shift register 18, and delta decoder 19, this companding algorithm is provided when the operating point is kept at the overload limit according to the criterion of the maximum ratio signal / noise regardless of the frequency of the transmitted signal. 3 il. § (L

Description

UMUm

XX

Y.-WY.-W

I I wo/w (I I wo / w (

(ЛшМ(LSM

.$ S$SSS. $ S $ SSS

1one

Фив.дThebes.

Claims (1)

Формула изобретенияClaim Дельта-сигма-кодер, содержащий входной фильтр, вход которого является информационным входом дельтасигма-кодера, выход соединен с первым входом первого вычитателя, выход которого через последовательно соединенные первые интегратор и компаратор подключен к информационному входу дискретизатора, тактовый вход которого объединен с тактовым входом анализатора последовательности импульсов и является тактовым входом дельта-сигма-кодера, выход дискретизатора подключен к информационному входу анализатора последовательности импульсов, первому входу перемножителя и является выходом дельтасигма-кодера, первый слоговый фильтр и.источник постоянного напряжения, выходы которых соединены с первым и вторым входами сумматора, выход которого подключен к второму входу перемножителя, выход которого соединен с вторым входом первого вычитателя, отличающийся тем, что, с целью повышения точности преобразования за счет расширения полосы частот преобразуемых сигналов, в дельта-сигма-кодер введены второй слоговый фильтр, последовательно соединенные регистр сдвига и преобразователь полярности, последовательно соединенные второй вычитатель, второй интегратор, третий слоговый фильтр и усилитель, второй компаратор и дельта-декодер, информационный и тактовый входы которого объединены с одноименными входами регистра сдвига и подключены соответственно к выходу дискретизатора и тактовому входу дельта-сигма-кодера, выходы дельта-декодера и преобразователя полярности соединены с первым и вторым входами второго вычитателя, выход усилителя подключен к первому входу второго компаратора, выход анализатора последовательности импульсов через второй слоговый фильтр соединен с рого компаратора, вторым входом втовыход которого подключен к входу первого слогового фильтра.A delta-sigma encoder containing an input filter, the input of which is the information input of the deltasigma encoder, the output is connected to the first input of the first subtracter, the output of which is connected through the first integrator and comparator in series to the information input of the sampler, the clock input of which is combined with the clock input of the analyzer pulse sequence and is the clock input of the delta-sigma encoder, the output of the sampler is connected to the information input of the pulse sequence analyzer, per the input of the multiplier and is the output of the deltasigma encoder, the first syllabic filter and a constant voltage source, the outputs of which are connected to the first and second inputs of the adder, the output of which is connected to the second input of the multiplier, the output of which is connected to the second input of the first subtracter, characterized in that , in order to increase the conversion accuracy by expanding the frequency band of the converted signals, a second syllabic filter, series-connected shift register and field converter are introduced into the delta-sigma encoder races connected in series by the second subtractor, the second integrator, the third syllabic filter and amplifier, the second comparator and the delta decoder, the information and clock inputs of which are combined with the inputs of the shift register of the same name and connected respectively to the output of the sampler and the clock input of the delta-sigma encoder, outputs the delta decoder and the polarity converter are connected to the first and second inputs of the second subtractor, the amplifier output is connected to the first input of the second comparator, the output of the sequence analyzer pulses through the second syllabic filter is connected to the horn comparator, the second input of which the output is connected to the input of the first syllabic filter. Фиг.2Figure 2