SU1451723A2

SU1451723A2 - Device for computing multiple convolution

Info

Publication number: SU1451723A2
Application number: SU874255241A
Authority: SU
Inventors: Вячеслав Алексеевич Сапрыкин; Евгений Николаевич Одинцов; Юрий Владимирович Городничев; Олег Афанасьевич Артамонов
Original assignee: Высшее военно-морское училище радиоэлектроники им.А.С.Попова
Priority date: 1987-04-27
Filing date: 1987-04-27
Publication date: 1989-01-15

Abstract

Изобретение относитс к вычислительной технике, св зи и может быть использовано дл спектрального и коррел ционного анализа электрических сигналов, представленных в цифровой форме. Цель изобретени повьшение помехоустойчивости. Поставленна цель достигаетс за счет того , что в состав устройства вход т счетчик 1, блок посто нной пам ти 2, блок пам ти 3, вычитатель 4, умножитель 5, суматор 6, блоки пам ти 7,8, вычитатель 9, умножитель 10, сумматор 11, блок пам ти 12, умножители 13 и 14, блок быстрого преобразовани Фурье 15, блок разделени спектров 15, блок согласованных фильтров 17,18, блок смешени спектров 19, блок быстрого преобразовани Фурье 20, генератор тактовых импульсов 21, блок управлени 22, блок посто нной пам ти коэффициентов 23 и шина управлени 24. 1 ил. (Л СThe invention relates to computing, communications and can be used for spectral and correlation analysis of electrical signals represented in digital form. The purpose of the invention is to improve noise immunity. The goal is achieved due to the fact that the device includes a counter 1, a block of permanent memory 2, a block of memory 3, a subtractor 4, a multiplier 5, an accumulator 6, a memory block 7.8, a subtractor 9, a multiplier 10, adder 11, memory unit 12, multipliers 13 and 14, fast Fourier transform unit 15, spectra separation unit 15, matched filters block 17.18, spectra mixing unit 19, fast Fourier transform unit 20, clock generator 21, control unit 22 , block of permanent memory of coefficients 23 and control bus 24. 1 sludge. (Ls

Description

Входные последовательности X(t) и Y(t) поступают на вход устройства в виде последовательностей цифровых отсчетов:The input sequence X (t) and Y (t) are fed to the input of the device in the form of sequences of digital samples:

II

где n - номер отсчета отображеннойwhere n is the number of reference displayed

последовательности, ,1,2,..., N -1; .sequences, 1,2, ..., N -1; .

б) отыскание значени сигнала SCtCn )), соответствующего времениb) finding the value of the SCtCn signal)) corresponding to the time

s(t(n ))K(n )s(t(n ))-S(tp(n) + s (t (n)) K (n) s (t (n)) - S (tp (n) +

4S(tp(n )),- (7)4S (tp (n)), - (7)

где К(п) дробна частьзначени t(n ),where K (n) is a fractional part of the value t (n),

t(n ) A+U(18)t (n) A + U (18)

с в режим чтени , С окончанием N тактов чтени из блоков 7 и 12 пам ти они перевод тс в режим записи и на них подаетс последовательностьfrom the read mode. With the end of the N read cycles from blocks 7 and 12 of the memory, they are switched to the write mode and a sequence is applied to them.

« -П 1 М -1"-P 1 M -1

АBUT

tp(n )A.,tp (n) A.,

цела часть значени tAn },the whole part of the value of tAn},

в) отыскание значени отображенного сигналаc) finding the value of the displayed signal

S(n )M(n ).S(n ); (19)S (n) M (n) .S (n); (nineteen)

М(п ) - ,п ;M (p) -, p;

С учетом (20) и (17) перепишемTaking into account (20) and (17) we will rewrite

(19): г . S (n )M(n )K(n )s(t(n )S (tp nO)+S(tp(n )) . -, S (n )K(n )S(t(n ))-S(tp(n))J +(19): g. S (n) M (n) K (n) s (t (n) S (tp nO) + S (tp (n)). -, S (n) K (n) S (t (n)) - S (tp (n)) J +

4-M(n )S(tp(n )),(21)4-M (n) S (tp (n)), (21)

K (n)M(n )-K(n )., (22) Значени К (п ), M(n ), t(n ), tp(n ) вычисл ютс заранее и занос тс в соответствующие разр ды запоминающей чейки блока .., соответствующей шагу вычислени п-го отсчета отображенной последовательности S4n )o В одной чейке записываетс в виде одного слова совокупность вычисленных значений К (п ), М(п ), вл ющихс коэффициентами дл перемножени 5 значений t(n ) и tp(n ), вл ющихс адресами дл считывани отсчетов в исходной последовательности S(n), коды чисел, вл ющихс адресами либо считьшани , либо записи блоков пам ти, а также логические значени управл ющих сигналов, определ ющих режим работы функциональных узлов K (n) M (n) -K (n)., (22) The values of K (n), M (n), t (n), tp (n) are calculated in advance and stored in the corresponding bits of the memory cell. block .. corresponding to the step of calculating the nth reference of the mapped sequence S4n) o In one cell, a set of calculated values of K (n), M (n) are written as one word, which are coefficients for multiplying 5 t (n) and tp values (n), the addresses for reading the samples in the source sequence S (n), codes of numbers, which are the addresses of either reading or writing memory blocks, as well as logical the values of the control signals determining the operation mode of the functional units

Работа блоков 1-14 заключаетс в следующемThe operation of blocks 1-14 is as follows.

из адресов записи ,1) - В это врем на блоки 3 и 8 пам ти начинает подаватьс последовательность из N пар адресов t (п ) иfrom the write addresses, 1) —At this time, a sequence of N address pairs t (n) and

10 tp(n ), поступающа соответственно на их адресные входы, на входы умножителей 5 и 10 - последовательность из N коэффициентов К (п ), а на входы умножителей 13 и 14 - по15 следовательность коэффициентов М(п ). Считанные с выходов блоков 3 и 8 пам ти значени X(t(n )) иY(t(п )) поступают на входы соответствующих вычитателей 4 и 9, считанные с других выходов блоков 3 и 8 пам ти значени X(t|,(nO) и Y(tp(n )) поступают на входы вычитателей 4 и 9 и на10 tp (n), arriving respectively at their address inputs, at the inputs of multipliers 5 and 10 - a sequence of N coefficients K (n), and at the inputs of multipliers 13 and 14 - po15 sequence of coefficients M (n). The values of X (t (n)) and Y (t (n)) read from the outputs of blocks 3 and 8 of the memory are fed to the inputs of the corresponding subtractors 4 and 9 read from the other outputs of blocks 3 and 8 of memory X (t |, ( nO) and Y (tp (n)) are fed to the inputs of subtractors 4 and 9 and

2020

5five

30thirty

3535

4040

входы соответствующих умножителей 13 и 14. С выходов вычитателей снимаютс значени соответственно X())-X(tp(n )) и Y(t,(n ))- -Y(tp(n )), которые поступают на входы соответствующих умножителей 5 и 10. С выходов умножителей 5 и 10 снимаютс значени соответственно К (п )x(t(n ))-X{tp(n )) и к (п ) У(1ц (п ))-Y(tp(n )) , которые поступают на входы соответствующих сумматоров 6 и 11, с выходов умножителей 13 и 14 снимаютс значени соответственно М(п ) X(tp(n )) и М(п )Y(tp(n )), которые поступают на входы соответствующих сумматоров 6 и 11. С выходов сумматоров 6 и 11 вычисленные значени отсчетов ото- . бражений соответственноthe inputs of the respective multipliers 13 and 14. From the outputs of the subtractors, the values of X ()) - X (tp (n)) and Y (t, (n)) - -Y (tp (n)), respectively, are taken to the inputs of the corresponding multipliers. 5 and 10. From the outputs of multipliers 5 and 10, the values of K (n) x (t (n)) - X {tp (n)) and k (n) Y (1c (n)) - Y (tp (n )), which are fed to the inputs of the corresponding adders 6 and 11, from the outputs of the multipliers 13 and 14, the values of M (n) X (tp (n)) and M (n) Y (tp (n)), respectively, are taken, which are fed to the inputs the corresponding adders 6 and 11. From the outputs of the adders 6 and 11, the calculated values of the count oto-. Bras respectively

X (n )K (n )x(t,(n ))- -X(tp(n ))+M(n )X(tp(n ));X (n) K (n) x (t, (n)) - X (tp (n)) + M (n) X (tp (n));

,.„.......Y (n )K (n )LY(t(n ))-Y(tp(n ),. „....... Y (n) K (n) LY (t (n)) - Y (tp (n)

Обработка последовательностей сиг-45 (п )Y(tp(n )1(23)Processing of sig-45 (p) Y sequences (tp (n) 1 (23)

налов Х(п) и Y(n) начинаетс с-цикла их записи соответственно в блоки 3 и 8 пам ти. Отсчеты поступают на их информационные входы, а на их управл ющие входы с блока 2 поступа- §0 ют сигнал, удерживающий их в режиме записи в течение N тактов, и последовательность адресов в виде кодов чисел от О до N-1. На управл ющие входы блоков 7 и 12 в это врем пода- - о р м у етс сигнал, удерживающий их в режиме чтени в течение N тактов„ По окончании N тактов записи в блоки 3 и 8 пам ти они сразу же перевод тThe X (p) and Y (n) lines begin with a cycle of recording them, respectively, in blocks 3 and 8 of memory. Samples arrive at their information inputs, and their control inputs from block 2 receive a signal holding them in the record mode for N clock cycles, and a sequence of addresses in the form of codes from O to N-1. At this time, the control inputs of blocks 7 and 12 are given a signal that holds them in read mode for N cycles. After the N cycles of writing have been completed, they are immediately translated into blocks 3 and 8 of memory

поступают на информационные входы соответствующих блоков пам ти 7 и 12, где записываютс по соответствующим адресам. По окончании N тактов записи блоки 7 и 12 пам ти перевод тс снова в режим чтени , записи или хранени в соответствии с записанной в блоке 2 программой.arrive at the information inputs of the respective memories 7 and 12, where they are recorded at the corresponding addresses. At the end of the N write cycles, the blocks 7 and 12 of the memory are transferred back to read, write or store mode in accordance with the program recorded in block 2.

ла изобретен la invented

Устройство дл вычислени мультипликативной свертки по авт.св,№ 1251106,A device for calculating a multiplicative convolution according to auth. No. 1251106,

17231723

« -П 1 М -1"-P 1 M -1

2020

5five

30thirty

3535

4040

(п )Y(tp(n )1(23) (n) Y (tp (n) 1 (23)

о р м у about rm y

ла изобретен la invented

о р м у about rm y

7 7

отличающеес тем, что, с целью повьппени помехоустойчивости, в него введены четыре блока пам ти, два сумматора, два вычитател , четыре умножител , блок посто нной пам ти и счетчик, информационный выход которого подключен к адресному входу блока посто нной пам ти, первый выход которого подключен к адресным выходам первого, второго, третьего и четвертого блоков пам ти, входы управлени записью-считьшанием которых подключены к второму выходу блока посто нной пам ти, третий выход которого подключен(К первым входам первого и второго умножителей, выходы которых подключены к первым входам соответственно первого и второго сумматоров, выходы которых подключены к информационным входам соответственно третьего и четвертого блоков пам ти, выходы которых подключены к входам соответственно первого и второго операндов первого бло ка быстрого преобразовани Фурье,characterized in that, in order to improve noise immunity, four memory blocks, two adders, two subtractors, four multipliers, a permanent memory block and a counter, the information output of which is connected to the address input of the fixed memory block, the first output, are entered into it which is connected to the address outputs of the first, second, third and fourth memory blocks, the write control inputs which are connected to the second output of the permanent memory unit, the third output of which is connected (the first inputs of the first and second residents whose outputs are connected to the first inputs of the first and second adders, respectively, whose outputs are connected to the information inputs of the third and fourth memory blocks, respectively, whose outputs are connected to the inputs of the first and second operands of the first fast Fourier transform, respectively,

14517231451723

00

5 five

5five

00

выходы реальной части первого и второго блоков пам ти подключены к первым входам соответственно первого и второго вычитателей, выходы которых подключены к первьв входам соответственно третьего и четвертого умножителей , выходы которых подключены к вторым входам соответственно первого и второго сумматоров, выход меньшей части первого блока пам ти подключены к второму входу первого вычитател и второму входу первого умножител , выход мнимой части второго блока пам ти подключен к второму входу второго вычитател и второму входу второго умножител , четвертый выход блока посто нной пам ти подключен к вторым выходам третьего и четвертого умножителей, информационные входы первого и второго блоков пам ти вл ютс соответственно первым и вторым информационными входами устройства а счетньш вход счетчика подключен к выходу генератора тактовых импульсов.the outputs of the real part of the first and second memory blocks are connected to the first inputs of the first and second subtractors, respectively, whose outputs are connected to the first inputs of the third and fourth multipliers, respectively, the outputs of which are connected to the second inputs of the first and second adders, respectively, the output of the smaller part of the first memory block connected to the second input of the first subtractor and the second input of the first multiplier; the output of the imaginary part of the second memory unit is connected to the second input of the second subtractor and the second input of the second the fourth multiplier output is connected to the second outputs of the third and fourth multipliers, the information inputs of the first and second memory blocks are the first and second information inputs of the device, respectively, and the count input of the counter is connected to the output of the clock generator.

Claims

Формула изобретенияClaim

Устройство для вычисления мультипликативной свертки по авт.св.№ 1251106, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены четыре блока памяти, два сумматора, два вычитателя, четыре умножителя, блок постоянной памяти и счетчик, информационный выход которого подключен к адресному входу блока постоянной памяти, первый выход которого подключен к адресным выходам первого, второго, третьего и четвертого блоков памяти, входы управления записью-считыванием которых подключены к второму выходу блока постоянной памяти, третий выход которого подключен(К первым входам первого и второго умножителей, выходы которых подключены к первым входам соответственно первого и второго сумматоров, выходы которых подключены к информационным входам соответственно третьего и четвертого блоков памяти, выходы которых подключены к входам соответственно первого и второго операндов первого бло- 25 ка быстрого преобразования Фурье, выходы реальной части первого и второго блоков памяти подключены к первым входам соответственно первого и второго вычитателей, выходы которых подключены к первым входам соответственно третьего и четвертого умножителей, выходы которых подключены к вторым входам соответственно перво10 го и второго сумматоров, выход меньшей части первого блока памяти подключены к второму входу первого вычитателя и второму входу первого умножителя, выход мнимой части второго 15 блока памяти подключен к второму входу второго вычитателя и второму входу второго умножителя, четвертый выход блока постоянной памяти подключен к вторым выходам третьего и четвертого умножителей, информационные входы первого и второго блоков памяти являются соответственно первым и вторым информационными входами устройства а счетный вход счетчика подключен к выходу генератора тактовых импульсов.A device for calculating the multiplicative convolution according to autoswitch No. 1251106, characterized in that, in order to increase noise immunity, four memory blocks, two adders, two subtractors, four multipliers, a read-only memory block and a counter are inserted in the information output of which is connected to the address input of the read-only memory block, the first output of which is connected to the address outputs of the first, second, third and fourth memory blocks, the write-read control inputs of which are connected to the second output of the read-only memory, t whose output is connected (to the first inputs of the first and second multipliers, the outputs of which are connected to the first inputs of the first and second adders respectively, the outputs of which are connected to the information inputs of the third and fourth memory blocks, respectively, the outputs of which are connected to the inputs of the first and second operands of the first block - 25 ka fast Fourier transform, the outputs of the real part of the first and second memory blocks are connected to the first inputs of the first and second subtracters, respectively, the outputs of which are connected accessed to the first inputs of the third and fourth multipliers respectively, the outputs of which are connected to the second inputs of the first and second adders, respectively, the output of the smaller part of the first memory block is connected to the second input of the first subtractor and the second input of the first multiplier, the output of the imaginary part of the second 15 memory block is connected to the second input of the second subtractor and the second input of the second multiplier, the fourth output of the permanent memory unit is connected to the second outputs of the third and fourth multipliers, information inputs of the first second memory blocks are respectively first and second data input device and a counting input of the counter is connected to the output of the clock.